что-то новое ?, мультиклеточные процессоры Опции

[des00]

прислали тут ссылку http://www.multiclet.com/index.php/ru/mult...ular-processors
новое слово в процессоростроении ?

я не до конца понял

От фон-неймановской модели мультиклеточная архитектура отличается непосредственным указанием информационных связей между операциями и, соответственно, снятием требования упорядоченного размещения описаний операций в программе.

Эта неупорядоченность делает ненужными все те методы (суперскалярность, широкое командное слово, суперконвейер, предсказание переходов и т.п.), которые резко усложняли процессы проектирования процессора и инструментальных программных средств.

почему им не нужен предсказатель переходов при конвейере.

UPD. немного покурил доки, они немного лукавят, но с точки зрения программы он не нужен %)

[Leka]

Сравним обычную, и "мультиклеточную" (как понял) реализацию выполнения a=b+c; все данные - в регистрах.

Обычная 3х-операндная архитектура:
одна команда, один такт, порядковый номер команды задается неявно - через адрес команды в памяти команд, в команде(32 разряда) указывается только код операции и номера трех регистров-операндов:
номер==адрес: (add a,b,c)

"Мультиклеточная" архитектура:
a=b+c при компиляции разбивается на 4 микрокоманды(64 разряда каждая), 3 такта:
read b; read c; add; write a;
микрокоманды кодируется с явным указанием своих порядковых номеров (физический адрес команды уже не несет никакой информации) и номеров команд-источников:
адрес0: (номер3, write a )
адрес1: (номер0, read b )
адрес2: (номер2, add номер0 номер1)
адрес3: (номер1, read c)

микрокоманды и операнды ассоциативно извлекаются по явно указанным в полях номерам, и исполняются.

В итоге "мультиклеточная" архитектура многократно проигрывает обычной, по тактам, объему кода, площади кристалла. Если я неправильно понял "мультиклеточную" архитектуру - объясните мне понятно. (По поводу клока - он есть, см "даташит").

Сообщение отредактировал Leka - Apr 17 2012, 06:41

[Postoroniy_V]

.......
микрокоманды и операнды ассоциативно извлекаются по явно указанным в полях номерам, и исполняются.

В итоге "мультиклеточная" архитектура многократно проигрывает обычной, по тактам, объему кода, площади кристалла. Если я неправильно понял "мультиклеточную" архитектуру - объясните мне понятно. (По поводу клока - он есть, см "даташит").

1) по тактам я не понял почему
2) по обьёму кода, да но не многократно, я бы сказал 20-30%
3) площадь кристала, х.з. как сравнить. и я бы сравнивал 4 клеточный с 4-х ядрённым мипсом,
предлагаю разобраться как следует.
-----------------------
target: z=SUM[(ai+bi)*ci-(ai-bi)*di]
тоесть на С так
for(int z=0,i=0;i<10;i++)
z=z+(a[i]+b[i])*c[i] - (a[i]-b[i])*d[i])

triads:
1)sum_ab=a+b
2)sub_ab=a-b
3)mult_abc=1*c
4)mult_abd=2*d
5)sub34=3-4
6)target=target+sub34

Код

(tag_2, <=0) i
(tag_1, <=0) target

(tag0, read [a+tag_2])
(tag1, read [b+tag_2])
(tag2, read [c+tag_2])
(tag3, read [d+tag_2])
-- вероятно эти таг0-3 можно было бы заменить на некую команду (tags0,1,2,3 read [a+tag_2<<2]). х.з.

(tag4, tag0+tag1)
(tag5, tag0-tag1)
(tag6, tag2*tag4)
(tag7, tag3*tag5)

(tag8, tag6-tag7)
(tag_1, tag_1 + tag8)
(tag10, store tag_1 to target adr)
(tag_2, tag_2 +1)-

(tag_2, tag_2 EQU 10)
(tag11,jmpNZ tag_2, adr to tag0)

пояснения + упрощения
1)адреса команд не указаны, есть привязка к tag-у, тоесть это ассоциация как команды так и результата после выполнeния команды(для простоты tag это регистр ).
2)показаны только 1 стадия конвейра exec
3)все стадии конвейра - 1 такт
4)все данные в cache (cache hit rate=1)

в данном и невероятно простом примере видно что ускорение выполнения может быть не более чем в 4 раза и выводы:
1) стадия fetch должна быть сделана следующим образом(чтобы было "4х" ускорение):
- либо широкий порт инструкций в "4 раза шире"
- либо в "4 раза быстрее"
2)если каждая клетка это очень примитивный (одно лишь АЛУ) cpu, то автомат "дирижирующий" этим ансамблем видиться очень не простым.
3) и действительно в случае отказа 1 клетки, катастрофы не случится, пока есть хотя бы 1 работающая.
4) для случая 16 клеток ускорение расти не будет, будет тем же что и для 4-х клеток (для данного примера)
5) из п4 следует что для 16 клеток, возможно(?) выполение в параллель ещё какого то кода(справится ли fetch?)
6) тоесть данный алгоритм _не заточен_ для выполнения на 16 клетках, и следовательно нельзя говорить о "естественном" параллелизме

вообщем этот мультиклет что-то вроде systolic array cpu
http://web.cecs.pdx.edu/~mperkows/temp/May...-Processors.pdf

з.ы. 4х - это конечно же фейк(л) ещё тот, попробуйте временную диаграмму нарисовать, так там и будет видно что закон амдала обойти не получится

[Leka]

предлагаю разобраться как следует

1) по тактам я не понял почему

Если правильно понял, у мультиклета даже регистровые переменные надо загружать отдельными инструкциями, отсюда заметный проигрыш на коротких цепочках вычислений. А на длинных - пусть паритет, тогда в среднем - проигрыш.

2) по обьёму кода, да но не многократно, я бы сказал 20-30%

Непонятна разрядность микрокоманды, если 64 разряда, то уже в 2 раза больше (как минимум)

3) площадь кристала, х.з. как сравнить. и я бы сравнивал 4 клеточный с 4-х ядрённым мипсом

Идеология Multiclet: компилируем код на ЯВУ в очень мелкие инструкции, аппаратно параллелим их, и получаем "превосходство" в MIPS и MIPS/W. Пример: "a=b+c;" компилируем в "rd b; rd c; add; wr a;", параллельно выполняем их на 100МГц, и получаем дутые 400MIPS. Так что сравнивать надо с обычным 1-ядерным процем (или с DSP, в зависимости от архитектурных примочек вроде индексных регистров и проч.) Ассоциативная адресация, буфера, и проч - отнимает площадь, ничего не давая взамен.

(tag_2, <=0) i

В "даташите" упоминаются индексные регистры, чтобы их использовать - надо как-то проинициализировать и установить необходимые флаги.

(tag0, read [a+tag_2])

если использовать специальные индексные регистры для косвенной адресации, тогда и сравнивать будем с DSP-процессором. А если сравнивать с универсальным( ai=a+i; ai=*ai ), то индексное чтение надо делить на несколько микрокоманд:
(tag00, read a)
(tag01, tag00+tag_2)
(tag02, read [tag01]) (?)

Ввод специальных DSP-примочек в "мультиклеточную" архитектуру уже настораживает - зачем это, если можно просто нарастить число клеток, сохранив чистоту концепции?

и действительно в случае отказа 1 клетки, катастрофы не случится, пока есть хотя бы 1 работающая

У каждой клетки своя независимая память команд, в случае отказа весь этот код пропадает --> катастрофа.

вообщем этот мультиклет что-то вроде systolic array cpu

Имхо, совсем не похоже, тк systolic... - просто явно описываемый и программируемый длинный конвейер.