От фон-неймановской модели мультиклеточная архитектура отличается непосредственным указанием информационных связей между операциями и, соответственно, снятием требования упорядоченного размещения описаний операций в программе.

Эта неупорядоченность делает ненужными все те методы (суперскалярность, широкое командное слово, суперконвейер, предсказание переходов и т.п.), которые резко усложняли процессы проектирования процессора и инструментальных программных средств.

Это хорошо забытое старое. Вариации на тему data flow архитектуры.

причем они на ней линух запустили, правда как они это сделали без мму не понятно %)

можно и без MMU: http://www.uclinux.org/

прислали тут ссылку http://www.multiclet.com/index.php/ru/mult...ular-processors
новое слово в процессоростроении ?

от 1000 шт. - 350 руб.

Преимущества процессора:
Увеличение производительности в 4-5 раз при одновременном снижении энергопо-
требления (при одинаковых тактовых частотах и топологических нормах исполне-
ния):
• в 2-4 раза по сравнению с аудиопроцессорами;
• в 10-15 раз по сравнению с процессорными ядрами со сверхнизкими энерго-
потреблением;
«естественная» реализация параллелизма (без решения задачи распараллеливания);
уменьшение площади кристалла;
эффективная реализация любого класса задач (коммутационная среда не вносит ка-
ких-либо ограничений в межклеточный обмен данными);
выполнение программы без перекомпиляции на любом количестве клеток.

Компания профилирует свои продукты для следующих рыночных сегментов:
3D телевидение;
мобильная и видео-связь;
аудиопроцессоры (в том числе для слуховых аппаратов, телефонных гарнитур);
приемники ГЛОНАСС/GPS/Galileo;
траст-процессоры «Антихакер» для банковских приложений;
настольные суперкомпьютеры терафлопсного класса;
автомобильная электроника («интеллектуальные» бортовые системы для автомобилей);
специальные приложения на FPGA (спецтехника).

По моему это очередное Российское средство по вибиванию грантов.

А вообще амбиции хорошие:

А не на ПЛИСе ли оно все сделано?

написано что на плисе

• Максим. потребл. мощность:
• ядра 45мВт
• периферии 80мВт
• Напряжение питания (раздельное):
• ядра 1,8В
• периферии 3,3В

• Тактовая частота — 100 МГц
• Производительность процессора —
2,4 Gflops;

Может, я чего-то упустил за последние 10 лет, может, подскажете, какая плисина столько кушает на 100МГц?

На их сайте можно задать такой вопрос.

Проведена отработка на FPGА-модели (XC2V4000) 4-х клеточного ядра и выполнен его синтез для техпроцесса 0,18m, V=1,8V

Можно найти и ответ:
Я, конечно, не специалист, но по-моему, никак не может 4-меговый Virtex на 100МГц кушать как хиленький 8-битник на 16-ти

Судя по их данным, речь идёт о том, сколько будет кушать, если сделать на 0,18 и 0,13, а не о прототипе на ПЛИС.

Данные в даташите - на конкретный кристалл, а не "если сделать"

дата статьи - конец прошлого года, т.е. никак они не могли уже сделать чип вживую.
И потребление - так и написано - планируемое, по отчётам синтеза.

А по другой ссылке камни продаются оптом и в развес от 450 до 350р за штуку и сопровождаются конкретными техническими параметрами.
Значит, смогли.

Кто-нибудь их живьём видел? Работал с ними?

Москвичи могут увидеть 17-19 апреля

Вот для просмотра особенности архитектуры.... понравилось!

Архи интересная архитектура. Екатеринбург вперед!

http://www.rusnanonet.ru/download/documents/multiclet.pdf

Подходящяя фраза из фильма " ... а кто ж ему дастЬ?"

С такими подходами можно прямо сразу в ящик ложиться и накрыться простыней.
Никому не нужно, не имеет смысла ©

Русские пики - применяются. Мультикоры - применяются. миландровские кортексы - посмотрите, темы соответствующие есть.
А у сабжевой разработки по совокупности параметров вообще даже близко конкурентов нет.
И даже не по совокупности, а по каждому в отдельности.

Посмотрел форум. Можете мои ответы странслировать тому, кто делал запрос.
Если будут еще вопросы - пусть пишут. А то там там люди в своих размышлениях не верно двигаются.
Отвечаю на вопросы:

1. Модель процессора реализована на FPGA, там она отлаживалась и проверялось ее функционирование. Потребление не рассчитывалось для модели на FPGA, т.к. это бессмыслено.
Модель на FPGA - это проверка концепции.

2. Потребление рассчитывалось на основании модели ядра, синтезированной под конкретную библиотеку производителя микросхем. Это дает достаточно точное представление: +- проценты.
Есть одно но - в данной версии, которую мы запустили в производство мы не применили многие стандартные технические решения, которые позволяют снизить энергопотребление и применяются сейчас во многих МП. Эти решения не связаны с "генетической" предрасположенностью нашего ядра к меньшему потреблению. По-этому в первой версии потребление будет больше, чем мы должны получить в более проработанном варианте.

3. Потребление снижается за счет:
- меньшего числа обращений к ПД;
- асинхронностю некоторых процессов перенаправления потоков данных в ядре;
- ну и самой архитектурой ядра, принципами взаимодействия между ядрами.

4. Высокое быстродействие объясняется принципами выполнения алгоритмов, на совершенно другом уровне понимается "команда", мы воспринимаем целый микрокод как одну команду, работаем с линейными участками кода. Нельзя сравнивать с VLIW архитектурой.
Нельзя так же сравнивать с Data-Flow архитектурами, т.к. есть моменты, которые оличают нас от нее. Наше ядро не выполняет задачи распараллеливания, т.к. алгоритм воспринимается на более высоком уровне, чем последовательность отдельных команд.
Вообще, в идеале, есть задумка сделать ядро полностью асинхронным. Есть все предпосылки. (так небольшое отвлечение от темы)

5. Отладочная плата перерабатывается под версию МП, которая пошла в производство. Документы будут позже. А краткое описание я, вроде, давал. Даже, точно давал.

6. IDE свой на основе Net-Beans, если ничего не изменится. Компилятор "С" свой, по другому даже не может быть, применить стандартные мы не может из-за наших же особенностей.

7. ОС - еще не портирована. Были планы на младшие модели портировать FreeRTOS на более старшие Линукс, т.е. либо его специализированную версию для аэро и космоса или что-то попроще, может и линукс для микроконтроллеров (есть такие, на форуме они это упоминали).
Пока с этим есть неопределенности некоторые, все зависит от сферы применения.


С уважением / Best regards
____________________________________

ОАО "Мультиклет" / Multiclet corp.

Dmitry Kukushkin
e-mail: d.kukushkin@multiclet.com
work: +7 (343) 247 10 02, internal: 22-02
fax: +7 (343) 247 10 08
web: www.multiclet.com

Распил, имхо.

Подтвердить есть чем?

Что невнятно? Datasheet в самом начале написания, версия 0 с чем-то.

Какие общие проблемы?

Нда, самое то для datasheet.

Есть общие, независимые от архитектуры проблемы

Ну и кого, по-вашему, эти "парни из Сибири" хотят развести?

Попробуйте пересказать своими словами.

Лично я понял только (если правильно понял), что в "мультиклеточном" процессоре "a+b" потребует 2 такта (как минимум, тк непонятно про накладные расходы) и 192 бита в программной памяти (3 слова * 64 бита).

Сравним обычную, и "мультиклеточную" (как понял) реализацию выполнения a=b+c; все данные - в регистрах.

Обычная 3х-операндная архитектура:
одна команда, один такт, порядковый номер команды задается неявно - через адрес команды в памяти команд, в команде(32 разряда) указывается только код операции и номера трех регистров-операндов:
номер==адрес: (add a,b,c)

"Мультиклеточная" архитектура:
a=b+c при компиляции разбивается на 4 микрокоманды(64 разряда каждая), 3 такта:
read b; read c; add; write a;

причём с производством готов помочь российский процессорный гигант Ситроникс.

А в "обычной" архитектуре однотактовая (якобы) команда на подтакты не разбивается? Все то же самое, только неявно, внутри логики ядра.