Сегодня был на выставке Новая Электроника. Видел их стенд. Никаких образцов не представлено. Ни на ПЛИС, ни в живую. Сидят два чувака под малосодержательными плакатами и рассказывают про то, какая это офигительная идея распараллеливать процессы на аппаратном уровне. Подробнее интересоваться не стал.

О любых революционных изделиях можно говорить долго. Если они так уже крутые, пусть начинают раздавать самплы, среды для их программирования, а там уже умельцы потестят и отпишутся на форумах, в блогах и т.д. И вот по отзывам от пользователей можно будет реально судить или это действительно что то ценное, или очередная тупиковая ветка эволюции.

И где обещанное?...
http://www.new-electronics.info/programm

1) по тактам я не понял почему
2) по обьёму кода, да но не многократно, я бы сказал 20-30%
3) площадь кристала, х.з. как сравнить. и я бы сравнивал 4 клеточный с 4-х ядрённым мипсом,
предлагаю разобраться как следует.
-----------------------
target: z=SUM[(ai+bi)*ci-(ai-bi)*di]
тоесть на С так
for(int z=0,i=0;i<10;i++)
z=z+(a[i]+b[i])*c[i] - (a[i]-b[i])*d[i])

triads:
1)sum_ab=a+b
2)sub_ab=a-b
3)mult_abc=1*c
4)mult_abd=2*d
5)sub34=3-4
6)target=target+sub34


пояснения + упрощения
1)адреса команд не указаны, есть привязка к tag-у, тоесть это ассоциация как команды так и результата после выполнeния команды(для простоты tag это регистр ).
2)показаны только 1 стадия конвейра exec
3)все стадии конвейра - 1 такт
4)все данные в cache (cache hit rate=1)

в данном и невероятно простом примере видно что ускорение выполнения может быть не более чем в 4 раза и выводы:
1) стадия fetch должна быть сделана следующим образом(чтобы было "4х" ускорение):
- либо широкий порт инструкций в "4 раза шире"
- либо в "4 раза быстрее"
2)если каждая клетка это очень примитивный (одно лишь АЛУ) cpu, то автомат "дирижирующий" этим ансамблем видиться очень не простым.
3) и действительно в случае отказа 1 клетки, катастрофы не случится, пока есть хотя бы 1 работающая.
4) для случая 16 клеток ускорение расти не будет, будет тем же что и для 4-х клеток (для данного примера)
5) из п4 следует что для 16 клеток, возможно(?) выполение в параллель ещё какого то кода(справится ли fetch?)
6) тоесть данный алгоритм _не заточен_ для выполнения на 16 клетках, и следовательно нельзя говорить о "естественном" параллелизме

вообщем этот мультиклет что-то вроде systolic array cpu
http://web.cecs.pdx.edu/~mperkows/temp/May...-Processors.pdf

з.ы. 4х - это конечно же фейк(л) ещё тот, попробуйте временную диаграмму нарисовать, так там и будет видно что закон амдала обойти не получится

Семинаров они не устраивают. Там есть стенд с представителями и распечатанными даташитами.

Рассказываю:
Живьем - нет. Говорят, что будут в июне месяце. Новой информации (более той, что есть на сайте) - нет. К сожалению я так и не дождался появления технического специалиста, чтобы попытать его на предмет особенностей архитектуры. На вопрос - где взять документацию, достаточную для написания компилятора - получил ответ, что в открытом доступе пока нет и не ясно, когда будет и будет-ли вообще. Говорят про войну и космос - но радиационно стойких пока нет и, как я понял, работа в этом направлении еще не начата.... Усиленно пытаюсь найти аргументы за - пока не нахожу

З.Ы. Пригласил их на наш форум, думаю, многое станет ясно, когда появится представитель. Или не появится...

З.З.Ы. Меня терзают смутные сомнения (с)

Если правильно понял, у мультиклета даже регистровые переменные надо загружать отдельными инструкциями, отсюда заметный проигрыш на коротких цепочках вычислений. А на длинных - пусть паритет, тогда в среднем - проигрыш.


Непонятна разрядность микрокоманды, если 64 разряда, то уже в 2 раза больше (как минимум)


Идеология Multiclet: компилируем код на ЯВУ в очень мелкие инструкции, аппаратно параллелим их, и получаем "превосходство" в MIPS и MIPS/W. Пример: "a=b+c;" компилируем в "rd b; rd c; add; wr a;", параллельно выполняем их на 100МГц, и получаем дутые 400MIPS. Так что сравнивать надо с обычным 1-ядерным процем (или с DSP, в зависимости от архитектурных примочек вроде индексных регистров и проч.) Ассоциативная адресация, буфера, и проч - отнимает площадь, ничего не давая взамен.


В "даташите" упоминаются индексные регистры, чтобы их использовать - надо как-то проинициализировать и установить необходимые флаги.


если использовать специальные индексные регистры для косвенной адресации, тогда и сравнивать будем с DSP-процессором. А если сравнивать с универсальным( ai=a+i; ai=*ai ), то индексное чтение надо делить на несколько микрокоманд:
(tag00, read a)
(tag01, tag00+tag_2)
(tag02, read [tag01]) (?)

Ввод специальных DSP-примочек в "мультиклеточную" архитектуру уже настораживает - зачем это, если можно просто нарастить число клеток, сохранив чистоту концепции?


У каждой клетки своя независимая память команд, в случае отказа весь этот код пропадает --> катастрофа.


Имхо, совсем не похоже, тк systolic... - просто явно описываемый и программируемый длинный конвейер.

1)время выполнения будет тем же на коротких инструкциях(если конечно условия исполнения "клеточного" те что описал выше). так что это просто мысли о вариациях, а не выводы после ознакомления с "документацией"
2)у z80 есть индексная адресация, вывод - он DSP! и можно с з80 сравнивать.
3)"У каждой клетки своя независимая память команд" это как это? ведь там речь про "естественный" параллелизм, тоесть я понял это так - память инструкций общая и каждая клетка выгребает оттуда инструкцию и выполняет её. если одна клетка вышла из строя, то нет никакой проблемы, нужно перезапустить ту операцию на которой она сдохла. тут про накладные расходы и тот модуль, который это контроллирует непонятки. тем более что в "документации" говорится о децентрализованном управлении
4)в systolic есть связи сосед-сосед, в клеточном - клетки соединены неявно через коммутационнцю среду каждая-скаждой.

блин,короче, граждане изобретатели клеточного процессора! будьте так любезны - выложите на обозрение вменяемую документацию!

з.ы. надо попробовать "клеточный" заиплементировать на досуге

А меня вот еще интересует вопрос - а как может обстоять дело с условными переходами в такой архитектуре ?
Имхо - это может быть весьма слабым местом.

А в чем проблема? Начать обрабатывать параллельно обе ветви, а потом ненужную отбросить.

я бы это сделал так

и этот самый PC скорей всего вне клетки.
тут вопрос как реализовать стадии instruction fetch(IF)+ instruction decode(ID). и скорей всего есть некий буфер с декодированными командами(от ID).
а load store unit(LSU) вообще вынести за рамки "клетки". ну и слабым местом будет эти самые стадии IF+ID.
как это всё сделано в оригинале, можно только гадать.
например так

Применительно к DSP имеются в виду специальные блоки генерации адреса, они и у "мультиклета" заявлены.


Где-то в описаниях даже подчеркнуто, память инструкции каждой клетки - строго индивидуальная.


Им некогда - более важными делами заняты, поиском много интересного о генеральном директоре мультиклета находится.

Такая уж у генеральных судьба...

Роснано, кстати, мультиклету фигу показало.

Спасибо. Занятно получается.

http://it-eburg.com/text/article/uralskie_...ovykh_processo/


однако... 2007 год. едритмадрит другие несколько миллионов на то чтобы выпустить на fpga

Поясню свои сомнения:
Сперва про плюсы - если в обычной архитектуре возможно применить две стратегии - пихать в конвеер прямую ветку исполнения или ветку перехода, то в мультиклеточной появляется третья возможная - начать исполнение обеих веток.
Но, для принятия решения о переходе надо уметь анализировать не один набор флагов, а флаги произвольной клетки, что сложнее. И еще, при большом кол-ве клеток, теоретически ветвление может быть не одно - надо помнить порядок. Получается некий монстрик

Тут такое... псевдомашина оказалась уровнем выше, чем надо. Будет ниже - таких вопросов не возникнет, зато будут претензии ко времени компиляции/линковки вследствие комбинаторности оного процесса. Что выбираем-с?

по поводу архитектуры я луше просто промолчу.(а что в совковое время таких своих_мульти_клетов было наделано для примений)
систему надо рассматривать в комплексе, голый чип никого не волнует.
я сомневаюсь что кто-то в здравом уме захочет расхлебывать чужие грабли.
а начинать продавать, то чего еще нет, это по нашему.

ЗЫ на данном форуме сидят люди(я полагаю), которых интересует начинка, а не обертка.
единственное, что интересно, так это потребление сего чуда(если оно реально столько жрет)
а насчет асинхронных вычислений - волшебное слово - спецфакторы

ЗЫ2 кол-во мкВт\Мипс у них отнюдь не рекордное.

clang+llvm уже готовый фронтенд(поддержка автоматом c,c++,object-c object-c++). работаeт это быстрее чем гцц.(хотя код медленее получается)
разработчикам клеточного нужно только свой бекэнд написать, а это как говориться ещё 5 лет разработки и более другие нескольо миллионнов долларов
с выхлопом в виде пары пдф и док файлов.

Не просветите меня, у кого рекордное ?

Первая партия мультиклеточных процессоров произведена в России
http://vz.ru/news/2012/6/29/586102.html

Что-то непонятно. Как это работает?
http://community.sk.ru/press/b/weblog/arch...v-prodazhu.aspx

Где память?
http://community.sk.ru/cfs-file.ashx/__key...044B043904_.png

Это такой хитрый микроконтроллер получился?
И вот это планируется для космических применений??

Как-то сомнительно это все...

Под заметкой тоже куча авторитетных каментов а-ля "распил, Чубайс, миллиарды бюджета".
А на самом деле люди на собственные средства разработали новую архитектуру (принципиально новую), и только на заключительном этапе воспользовались дополнительными возможностями, которые дает Сколково.

Спасибо, что считаете мое мнение авторитетным.
Только я не утверждаю, что это распил, и про Рыжего тоже ничего не сказал.

Я просто привел ссылку и сказал, что как-то сомнительно вот такое применять в космической технике. Если у Вас другое мнение и, главное, есть хорошие аргументы, то изложите их здесь пожалуйста.

Вы не единственный сомнивающийся.

Возможно, что все доводы строятся исходя из традиционных представлений.
А в итоге может получиться, "на инжекторной машине зимой не заведешься, потому что подсоса нет".

Загрузка с внешней флэшки, малое количество памяти, изначально макетирование велось на плисках...
Не отпускает ощущение что это перемаркированный HardCopy или его аналог другого производителя.
Хотя в этом, по большому счету, нет ничего предосудительного.

Выпустили партию FPGA-шек под своим названием. Теперь осталось показать SDK и реальные возможности их клеток, естественно, относительно существующих процессоров. Вот майкрософт то планшет тоже выпустила, даже вин8 на него зашила, а пользоваться никому не дает. Подозрительно всё это. Так, что ждем реальных результатов.

Реальные возможности - 400 MIPS, серийные российские процессоры побыстрее будут.
Основная проблема с мультиклетом - невозможность легко масштабировать архитектуру.

и, наверное, это пиковая производительность. Реально, наверное, еще меньше.

P.S.: спасибо за хорошую статью на Хабре.

Вы уже под них программировали или это заявление разработчиков?

Это мое мнение на основе анализа всей доступной документации.
Это пиковая производительность, при 100% загрузке всех клеток (что на не-DSP коде малореализуемо).

Судя по спецификациям на младшую модель MCp 0402100104, похоже на правду. Другое дело, что не всем эти мипсы сдались, а вот потребление весьма актуально. В общем, надо дождаться полной документации, си-компилятора, допиленных чипов и самому пощупать.

на хабре есть ещё одна статья
http://habrahabr.ru/post/146865/
особо интересны камменты, а не сама статья конечно же

a = (b+c)*(d+e);

1кл: b+с
2кл: d+e
3,4кл. могут выполнять следующие инструкции, не связанные потоком данных с текущим выражением.
По результатам исполнения любая из свободных клеток выполняет умножение промежуточных результатов, остальные выполняют следующие инструкции.


Спасибо.
Теперь каждый желающий может поиграться с ассемблером в симуляторе и разложить по тактам

Не могу найти на их сайте симулятор (потактовую модель процессора). Где он лежит?

P.S. Н-да, версия ассемблера 0.1-beta обнадеживает, спасибо что не альфа )

Заинтересовало сие чудо и меня...
Кроме прикольной архитектуры обратил я внимание на такие вещи:

1) "С" компилятора чё-то негде скачать, а есть только асемблер. ОС тоже нету.
Похоже и не скоро будут, т.к. архитектура не клеется со всеми наработками для традиционных процесоров (тут GCC переделкой не обойтись)....
Поправте если не прав...

2) Розработчик утверждает что:
"Откомпилированная программа может быть выполнена на любом количестве клеток. При этом возможно динамическое изменение их количества, что обеспечивает реализацию методологии постепенной деградации процессора при отказах его клеток."

Возникае вопрос:
реализована-ли в имеющихся ядрах система проверки работоспособности клетки (self checking), её автоматическое "блокирование" и таким образом переход выполнения откомпилированной программы на меньшем количестве клеток?
Или надо вручную перепрошивать ПЗУ, перелинковать откомпиленую программу и.т.п.

Чем это лутше традиционных процесоров?

3) Розработчик утверждает что:
" увеличение производительности и сокращение энергопотребления в несколько раз (см. характеристики), так как позволяет реализовать эффективный вычислительный процесс;"

Возникае вопрос:
На сколько % уменьшают потребление "архитектурные клеточные навороты" и на сколько - простой gated clock?
Мне кажется это соотношение где-то 5 к 95 соответственно. Есть ли смысл на энергопотреблении заострять внимание?

Где хотя-бы результаты Power симуляций с VCD с gated clock и без, а также симуляции аналогичной по MIPS традиционной архитектуры и клеточной без gated clock в обоих и на одной технологии?
А-то приведённые данные как-то сомнительны (сравнили пароход с паровозом: MCc0401100000 vs TMS320 ... ибо неизвестно что внутри TMS и какой в нём был критерий оптимизации)

4) Также интересно сравнить традиционный процессор и клеточный при тех-же MIPS по величине тактовой частоты и количеству тригеров....
Не могу утверждать, но кажеться мне у клеточного тригеров (и площадь) куда больше....
Не проще ли достичь MIPS простым ускорением, а не архитектурным усложнением?
----------
Написал не злорадства ради, а технической объективности для....
Без предъявления процессора который на рынке лутше других - доказать свою крутость сложно....

1) С компилятор пишут, на хабре есть статья человека который пишет. До релиза еще не близко.

2) По информации разработчиков, в текущей процессоре никакой отказоустойчивости нет. Может быть гепотетически реализовано в будущих процессорах.

4) На 180нм тут всего 100Мгц. Классические процы на 180нм действительно намного намного быстрее.

Да, действительно так. Большие модули (если всё сделано оптимально) можно раскрутить до 1 ГГц, маленькие - до (3-4) ГГц. А если сделать схему на CML - то и до (7-8) ГГц.
А 100 МГц лишает смысла задачу ускорения расчётов увеличением параллелизма. ПМСМ, слишком много восторгов на ровном месте.
Чип можно считать удачным если он востребован и активно продается. Желаю команде удачи, конечно. Но, это больше похоже на детскую болезнь "слепи свой проц". О сколько их лежит на обочине!

А тем временем разработчики разродились отладочной платой. Первым 100 покупателям обещают скидки (цена в пять килорублей, вместо шести с половиной).

Отладочная плата у меня есть, буду ковырять на днях.

Ждем восторженных отзывов
Наподобие такого

Мой первый отзыв тут уже упоминали, и он не был восторженным, но сейчас будет уже с цифрами.

Бегло пробежался по обсуждению и не увидел ссылки на документ, описывающий систему команд.

Вот этот документ: http://multiclet.com/docs/PO/Manual_Soft.pdf

Для распараллеливания используется абстракция "Параграф", границы которого устанавливаются специальным битом в команде.

Банальный пример, на котором можно получить выигрыш, например формула из школьного учебника геометрии:



X и Y можно считать параллельно. Разработчики утверждают, что их процессор является процессором общего назначения, но у меня сомнения по этому поводу.

Общего назначения для специальных применений

http://habrahabr.ru/post/165043/ - Мультиклет: практическое использование и производительность

Фотография кристалла Мультиклета

BarsMonster, это Ваш проект ?

Да, но это пока нельзя назвать проектом в полном смысле этого слова.
В ближайшие 1.5 года обсуждать будет нечего.