Вопрос к построению синтезатора Опции

[тяжкий]

Необходимо построить синтезатор СВЧ диапазона (2500 - 3125 МГц). Перестройку по частоте (через 125 кГц) нужно успеть осуществлять за 1 мкс или менее. Можно ли добиться такой скорости перестройки, реализуя схему на ФАПЧ? Готовые решения, которые мне встречались, осуществляли перескоки за милисекунды или сотни микросекунд. От чего этот параметр вообще зависит (ну кроме частоты ФД)?

[VCO]

Да, забыл ещё одну ссылку дать, тоже может оказаться полезной: 16-разрядный DDS до 1ГГц, Реально ли, если да, на чём сделать?
От себя добавлю, что сам этот проект забросил, некогда и некому им заниматься, таких синтезаторов нужны единицы, а долбаться с ним полжизни.
Проще заказать готовый за бугром, но загвоздка в том, что там в лучшем случае единицы-десятки микросекунд, но меньше микросекунды не видел.

По теме: То, что вариант FPGA+DDS должен лежать в основе такого синтезатора, я не сомневаюсь. Другое дело, где хранить огромные таблицы синуса для ЦАП (рассчитывать в ядрах - не вариант)? Вижу пока три варианта:
1. RAM - рассчитываем по загрузке и храним до ближайгего выключения.
2. FRAM - можно заполнить сразу, а можно и позагрузке (а смысл?).
3. FLASH - эту нужно сразу заполнять.
Разумеется, всё с параллельным интерфейсом, а не с последовательным.
FRAM мне лично больше по душе, хотя могу ошибаться.

[petrov]

По теме: То, что вариант FPGA+DDS должен лежать в основе такого синтезатора, я не сомневаюсь. Другое дело, где хранить огромные таблицы синуса для ЦАП (рассчитывать в ядрах - не вариант)?

Почему же не вариант на лету считать, ресурсов то в FPGA более чем достаточно?