Необходимо построить синтезатор СВЧ диапазона (2500 - 3125 МГц). Перестройку по частоте (через 125 кГц) нужно успеть осуществлять за 1 мкс или менее. Можно ли добиться такой скорости перестройки, реализуя схему на ФАПЧ? Готовые решения, которые мне встречались, осуществляли перескоки за милисекунды или сотни микросекунд. От чего этот параметр вообще зависит (ну кроме частоты ФД)?

Смотрите в сторону DDS.

Двухпетлевой или гибридный синтез. Одна из петель действительно на ДДС. Вот только уточните- за 1 мкс надо успеть перестроится на 125 кгц или на любую частоту диапазона? Это очень принципиально. Ну и второй вопрос- чем управлять собираетесь синтезатором? А то при такой скорости перестройки интерфейс микросхем ФАПЧ и ДДС уже накладывает существенные ограничения.

Есть предложение сразу прочитать тему от начала до конца: Скорость, шаг, шумы … как совместить не совместимое., Синтезатор частоты с высокой скоростью свипирования
Там нечто подобное обсуждалось. По управлению могу лишь добавить, что если время перестройки с любой на любую частоту 1 мкс, то придётся городить монстра: FPGA+DAC+PFD+N-counter+R-counter. В общем, тяжко придётся!...

Шумы, уровни побочных спектральных составляющих какие?

Спасибо за ссылку, буду исктать ответы в той ветке.

По шумам пока ограничений нет, потому не критично пока.
khach
перестройка должна быть на любую частоту диапазона. Управлять наверное надо будет через ПЛИС, боюсь МК эту ношу не потянет.

Тогда ещё можно посмотреть в сторону AD9914 с умножением на 2 или на 3 или использованием третьей гармоники. Его даташит есть здесь, а радиоинженеры ждут его появления в мае-июне этого года, как обещали AD. Лично я его не жду и по качеству его выходного сигнала не питаю никаких иллюзий.
Правда это уникальный случай, когда к выходному сигналу синтезатора не предъявляется никаких ограничений по шумам и спурам, я Вам завидую!

Тут для скорости нужен ДДС с РАМ типа 9910, но у него всего 1024 точки, а надо 5001. Ну а по схеме вот такой вариант: выходной сигнал ДДС 118,75-275 МГц с шагом 31,25 кГц преобразуется наверх с тактовым сигналом ЦВС 900 МГц в диапазон 625-781,25, а потом множится на четыре. Можно фильтрами почистить спектр ДДС. Раз уж шумы не важны, то будет вам полка минус 140 дБн/Гц, убегающая вдаль.

RAM поможет только если закон перестройки заранее известен. Был бы линейный свип по частоте- все было бы проще- многие ДДС имеют блок аппаратного свипа. Но т.к диапазон перестройки по ТЗ 625 Мгц то одним ДДС тут не обойтись. А если ддс будет умножаться локальной петлей на 2 или 3, а только потом смешиваться с опорой, при такой скорости перестройки имело бы смысл сделать два блока ДДС в интерливе. Т.е один держит частоту, второй- программируется в это время и перестраивает локальную быструю ФАПЧ или фильтры переключает. Потом ДДС1 и ДДС2 меняются местами.

Да, забыл ещё одну ссылку дать, тоже может оказаться полезной: 16-разрядный DDS до 1ГГц, Реально ли, если да, на чём сделать?
От себя добавлю, что сам этот проект забросил, некогда и некому им заниматься, таких синтезаторов нужны единицы, а долбаться с ним полжизни.
Проще заказать готовый за бугром, но загвоздка в том, что там в лучшем случае единицы-десятки микросекунд, но меньше микросекунды не видел.

По теме: То, что вариант FPGA+DDS должен лежать в основе такого синтезатора, я не сомневаюсь. Другое дело, где хранить огромные таблицы синуса для ЦАП (рассчитывать в ядрах - не вариант)? Вижу пока три варианта:
1. RAM - рассчитываем по загрузке и храним до ближайгего выключения.
2. FRAM - можно заполнить сразу, а можно и позагрузке (а смысл?).
3. FLASH - эту нужно сразу заполнять.
Разумеется, всё с параллельным интерфейсом, а не с последовательным.
FRAM мне лично больше по душе, хотя могу ошибаться.

Вожусь с подобной задачей - время перестройки подобное, но бюджет жмет. Вопрос. Кто-нибудь реализовывал управление АД9913 по параллельной шине STM32 используя DMA? Как то хотелось бы обойтись без ПЛИС для логики склейки двух разных параллельных интерфейсов.

Почему же не вариант на лету считать, ресурсов то в FPGA более чем достаточно?

Если применительно к этой задаче, без перспективы на развитие, то да, может быть, я не считал. А если для шага в доли Герца, как в классическом DDS, то скорее всего - нет. Рассчёт на лету - это специальное АЛУ с кучей задержек и триггеров, курочка по зёрнышку и ... Хотя и здесь могу быть неправ, я такое АЛУ никогда не считал.

Я бы смоделировал на ПЛИС мост между интерфейсами, а затем распечатал бы получившуюся схему на логике и перевёл бы на стандартную логику.
Такой вариант приемлем? Если нет, то в Вашем случае нужно этот же вопрос задать в ветке по STM32 или ARM.

Доли герца здесь не при чём, разрядность фазового аккумулятора практически любую сделать можно. Для 16 бит ЦАПа достаточно будет таблицы на 256 значений четверти периода синуса(точнее две таких таблицы двух портовых, чтобы за такт выборку делать) и параболического интерполятора Farrow (два умножителя и восемь сумматоров), максимальная ошибка интерполяции синуса будет меньше четверти младшего разряда, в общем пустяки для FPGA.

Видете ли тов. Петров, я, СВЧист - Иван Помидоров, с Вами несогласен в принципе! Два в десятой степени - 1024, а это примерно динамика в 60 дБ по напряжению. Для 90 дБ по мощи можете смело брать вдвое более крутой 16-битовый АЦП(ЦАП), после чего ваши расчёты надо пересчитывать, имхо...

Не торопитесь, Иван, остальные значения между этими 1024-мя вычисляются просто и с достачной точностью интерполятором.

Делали оценку для одного заказчика, STM32 тянет без проблем.


~ 6 дБ/разряд, правда ваша, 60дБ получаеться если в лоб. Фокус в том, что пользуясь мат. аппаратом, умножением например, мы увеличиваем разрядность в два раза. Интерполируя и тд приходим к 120дБ. Множим динамику на два. (Вот бы как на три помножить?!)
Давно как правда, даже проверенная. Но там свои заморочки начинаются.

А хвост к этим 1024 значениям для дополнения их до 16 разрядов Вы по какой формуле будете рассчитывать?
Прежде чем интерполировать и апроксимировать, мы должны заручиться необходимой и достаточной точностью.
Или же здесь мы сбились с рандомизации на интерполяцию, или имеем слишком разные представления о динамике.
В моём понимании динамический диапазон синтезатора определяется разницей между уровнем выходного сигнала и уровнем побочных негармонических спектральных составляющих, в просторечии "спур", выраженной в дБ. Чем выше разрядность ЦАП, тем ниже спуры. Но и значение, отправленное на ЦАП должно быть рассчитано достаточно точно, иначе мы умышленно исказим форму синуса. Предположим, что вы оставшиеся 6 бит рандомизируете, хотя для снижения спур это нужно делать с младшими 2-3 битами, иначе фазовый шум угробите. Эти 6 бит должны по нормальному закону болтаться около какого-то значения. Какого?
Может я чего-то и не понимаю, но мне кажется, что математика синтезированного DDS, как и ЦАП, должна быть 16-разрядной для достижения динамического диапазона 90 дБ. Если ошибаюсь, то буду благодарен за разъяснение.

Какой хвост? Храним 1024 16-ти битных значений одного периода синуса, с фазового аккумулятора старшие 10 бит адресуют из таблицы 4 ближайших к нужному отсчёту значения, часть младших бит аккумулятора управляет параболическим интерполятором, который по четырём ближайшим отсчётам вычисляет промежуточное значение с 16 бит точностью, в итоге нет нужды в огромных таблицах которые не помещаются в FPGA, а результат тот же самый.



dithering - это другое. Вообще можно очень интересные штуки сделать, прыгнуть за разрядность ЦАПа, сделать перестраиваемый noise shaping, на выходе ЦАПа переключаемые полосовые фильтры, которые давят перераспределённый шум квантования.

Не факт. Можно же и по РАМу быстро пробежать и в нужной точке остановить. А про умножение петлёй я вообще не говорил - только прямым методом.

А успеем вычитать 4 значения из таблицы на скорости, близкой к максимальной тактовой? А то тут напрашивается какая-то широкая шина или интерлив банков. Вообщем, хотелось бы глянуть хотя бы на отчет по результатам синтеза такого проекта,особенно интересна максимальная частота.

А чем плохо умножится на 2 или 4 с петлей с ФД на частоте ДДС? Петля быстрая, зато дальние спуры и найквисты отсекаются. А в последнее время неплохо показал себя квадратурный VCO в умножителе - очень приятно работать с однополосными смесителями при наличии уже готовых квадратур на выходе VCO.

Например в циклонах четвёртых встроенные блоки памяти 2-х портовые, два блока памяти потребуется для 4-х значений, работать будут на максимальной тактовой, более 300 МГц для самых быстрых кристаллов. Интерполятор можно конвейеризировать, добиться максимально возможной тактовой.

Вообще, многоядерность здесь подразумевается априори, тут даже 7-го Вёртэкса мало для одноядерного синтеза. С 1024 16-разрядными значениями идею понял, видимо это я сбился. Но 300 МГц - не айс, этого слишком мало для DDS. Сейчас речь идёт о 1-2 ГГц. Такие тактовые частоты пока недоступны современным ПЛИС с таким серьёзным проектом, пока - до 1 ГГц. Выход только в многоядерности и грамотном тактировании ядер, серьёзная задача не только для ПЛИСвода, ко и для радиоинженера-синтезаторщика, который будет организовывать тактирование ядер. Одному человеку такой проект трудно поднять!

Что касаемо прыжка за пределы теоретического динамического диапазона ЦАП, то в теме по 16-разрядному DDS было предложено не только младшие биты значения, отправляемого на ЦАП, но и тактовую частоту рандомизировать вокруг основного значения. Если это удастся сделать, уйдём от комбинационных спур, образующихся в результате биений между выходным сигналом и тактовой частотой. Вопрос только в том, какой ценой? Во всяком случае речь о том, что ЦАП должен быть обязательно 16-разрядным уже не стоит так остро, просто передовые 16-разрядники соответствуют реальным тактовым частотам передовых ПЛИС, да и современные тенденции интегрального построения DDS устремлены к увеличению разрядности (лучшие образцы - 14-разрядные).

А зачем лишние блоки, которыми ещё и управлять надо? Причём ещё и ГУН с нехилой перестройкой высокими вольтами понадобится, а то и два. Не проще ли два-три фильтра поставить? Раз уж на шумы здесь не смотрят, то и нечего изгаляться с ФАПЧ. И не такой уж и быстрый он будет. За 10 мкс всяко вылезет.

Гунов парочка или вообще штуки 4 надо будет, в зависимости от ФШ. С предустановкой ГУНа внешним ЦАП в микросекунду можно вложится. А основная идея против фильтра- затраты труда на настройку. Не уверен, что 4 фильтров хватит- надо бы трассы всех комбинашек для начала нарисовать. Перестраиваемые фильтры- пока большой геморрой. А гуны на 700 мгц - копеечные затраты, запаял и забыл- они сами настроились.
750 Мгц перестройки и так и сяк надо на поддиапазоны разбивать (до тех пор, пока не изобретут 2 ГГц ДДС). Можно конечно попробовать тупо поставит MAX2870 c DDS в опоре - у нее в отличии от остальных интегральных синтезаторов вроде можно прописывать ручками диапазон внутреннего VCO в регистр. Подождем, пока семплы приедут, а то по даташиту сказать, успеем или нет перестроится с нужной скоростью, невозможно. Конечно, придется ставить их 4 штуки в интерливе- пока 3 программируются и перестраиваются, четвертая частоту держит. Блин, были бы они с параллельной шиной, а то целых 1.6 мкс только на запись в один регистр...

Я также как и Dr.Drew считаю, что фильтровать петлёй ФАПЧ в данном случае - не вариант. Даже если взять частоту сравнения 100 МГц, а частоту среза фильтра петли 5 МГц, полная перестройка даже с предустановкой с помощью ЦАП может не уложится в 1 мкс, а вот надёжность захвата такой петли у меня вызывает большие сомнения. Тем более, если работать без предустановки на частоте DDS без деления на голом PFD и перестраиваться из края в край, когда возможен ложный захват гармоник. Ну и эффективность такой фильтрации уже вызывает сомнение. Не проще ли смешивать с опорой и делить, как уже много раз говорилось? Я вообще думаю, что в данном случае, когда требования к чистоте размыты, ТС лучше всего было бы начать с переноса диапазона перестройки DDS вверх умножением и/или смешиванием с опорой с последующей фильтрацией, но пока без деления, а там дальше разберётся. Во всяком случае это пока самый быстрый и простой путь.

http://pdfserv.maximintegrated.com/en/an/AN5498.pdf

Здравствуйте.
Подниму тему годовой давности.
Поставлена задача построения синтезатора частот с высокой скоростью переключения порядка 100мкс. Ранее таких синтезаторов проектировать не приходилось, поэтому столкунулся с проблемой выбора структурной схемы.
Что нужно получить:
- Частота перестройки 740-940 МГц.
- Шаг перестройки 1 кГц.
- Скорость перестройки 100 мкс (возможно понижение до 20 мкс).
- Требование к спурам, не более -75 дБ.
- Требования по фазовым шумам уточняются.

Первое что пришло в голову взять AD9914 и синтезировать стразу в заданном диапазоне. Но возник вопрос, а что же буде тс побочкой в этом случае внутри диапазона? Отфильтровать за пределами диапазона особых сложностей нет.

Второй вариант.
Взять тот же DDS, но синтезировать на частотах 100-300 МГц. Далее на смеситель с переносом и фильтровать.

Это же уже стало классикой в синтезаторной теме:
1. Берёте или ФАПЧуете хорошую опору, скажем, на 2800 МГц.
2. С помощью AD9914 синтезируете сигнал в диапазоне 160-960 МГц.
3. Смешиваете сигнал с исходной опорой и получаете 2960-3760 МГц.
4. Фильтруете получившийся диапазон и делите на 4, получив 740-940 МГц.
Цифры могут быть другими, главное - деление на 4, дающее снижение спур на 12 дБ

Спасибо за ответ. Интересный вариант я подумаю. А моделируется ли понижение спур в том же AWR?

Да, я там про режектор до 2800 МГц забыл упомянуть, а то полосовиком будет тяжело её задавить.
Можно цифры скорректировать в сторону деления на 5, тоже может получиться:
1. Берёте или ФАПЧуете хорошую опору, скажем, на 3500 МГц.
2. С помощью AD9914 синтезируете сигнал в диапазоне 200-1200 МГц.
3. Смешиваете сигнал с исходной опорой и получаете 3700-4700 МГц.
4. Фильтруете получившийся диапазон и делите на 5, получив 740-940 МГц.

А чем делить посоветуете? В основном все умножать раньше приходилось. Фильтры пока на МПЛ планирую применить 7 или 8-и звенные. Расчеты дают хорошие результаты.

Это от желаемых шумов зависит. Делить на 4 можно с помощью HMC905LP3E, на 5 - HMC438MS8G.
Если хотите внести наименьший шум, то надо дважды использовать аналоговые делители на 2.

Шумы достаточно демократичные. Что-то типа 70дБн/Гц@100Гц.
Смотрю кварцевый генератор от MagicXTal. Но хочется меньших габаритов при тех же шумах. Куда можно ещё глянуть? У Мориона чуть хуже, хотя тоже приемлемо.

Из наших кроме них я только "Оникс" использую. Если можно импортный, то тут выбор довольно широкий, начиная с Vectron.
Если опору для DDS будете получать не умножением, а с помощью ФАПЧ, то кроме ПАВ-генераторов и CRO могу только посоветовать обратиться в Микран.

И снова здравствуйте.
По ходу дела возник вопрос по питанию будущей схемы синтезатора. Остановил выбор на ADM7150. Возможно ли получить шумы источника питания при дискретном построении в 2-3 раза лучше, чем дает данная микросхема?

А смысл? Любой нормальный опорник имеет собственный относительно малошумящий стаб внутри, возможно даже более шумный, чем 7150, и шумы Вашего супер питалова ему пофиг, что касается остальной схемы - в петле шумы будут определяться в основном той же опорой и ее шумами и шумами чипы ФАПа, а вне петли - ADM7150 более чем адекватна ИМХО.

В основном 7150 берется на "попробовать". До этого ставил LT1763 и LT1765, но они перестали устравать

А почему? Вопрос не праздный - только что пришла плата, на которой стоит с сотню 1761-5 (5В по выходу) в чисто даташитовской схеме с конденсатором 0.01мкФ. Часть, нагруженная на логику (мелкопотребляющие КМОП и контроллеры), нормально ведет себя. Часть, нагруженная на ММИКи с 80 мА тока потребления (рейтинг чипы 100мА), генерят все на 130-170кГц 200мВ пик-пик. Выходной - керамика 10мкФ X5R 10V, по их графику Рис.2 даташита LT1761 должен быть стабильным, даже с учетом падения емкости от напряжения. При убирании Cbyp генереж прекращается. Нам не критично - конденсаторы уберем, но прикольно. BTW в Раконе ULN-B, опорнике 100МГц с шумовым полом под минус 180дбн/Гц тоже стоит LT1761 (маркировка LTGC) - те же 20мкВ rms, что и у Ваших 1763 - и их устраивает, может проблема не в питании?

У меня генерило 100-110кГц, что очень похоже на Ваши 130-170 кГц. Питало ADF4350. До конца побороть это не удалось, да и заказчику не требовалось. Сдали так
Плиссоводы у нас используют в качестве опоры Crystec Crystals .Хочу "подсадить" их на более малошумящий опорник, ну и питание отработать.
Заодно сейчас пробиваем покупку макетки на АД9914.

Иногда возбуждение возникает из-за недостаточной ёмкости танталов на входе или выходе (чаще на выходе), слишком длинных линий канала питания после выходных емкостей и реактивного характера нагрузки. Во всех случаях хорошо работают блокировочные ёмкости по месту входа линии питания генератора по принципу мал-мала-меньше.

Да, ещё раз повторюсь, что не все генераторы Морион имеют встроенный стабилизатор напряжения, многим приходится подбирать не малошумящий, а обычный дубовый стабилизатор с большим падением напряжения, устойчивый к возбуждению от цепей генератора.

Во-во раньше как раз так и делал. Кварц от Мориона + 142ЕН5А

Там керамика 10мкФ как бы не 0402, но не более 0603 - на танталы места нет. Потребитель - SBB-5089 - в паре миллиметров.

А вот это интересно. Имя??? (может еще и мишек пополнить? а то у нас за 15 лет ни одного отказавшего Мориона, а годные разбирать не хочется, правда сейчас на немцев http://www.axtal.com/ (ничего особенного - просто удобный канал поставок при цене ровно в 9 раз меньше Морионовских 90Мгц OCXO и поставке в 3 раза быстрее) приходится переходить - уж слишком цена и время изготовления у Морионов стали неподъемные)

О, они вернули DAC_BP (45 нога), из-за которой были проблемы у людей именно с необходимостью сверхчистого питания 1.8В у 9910. http://martein.home.xs4all.nl/pa3ake/hmode...10_amnoise.html и http://martein.home.xs4all.nl/pa3ake/hmode...10_pmnoise.html - кстати здесь есть шумы делителя на 74AC74 если кому интересно

Иногда очень важно, чтобы был тантал, а не керамика. Чаще - тантал+керамика. NEC делают танталы в типоразмере 0603, Вы наверное в курсе...

ЕМНИП ГК137-ТС и ГК148-ТС у нас полностью преобразовывали помехи DC-DC конвертера в спуры на соответствующих отстройках, причём выходное напряжение питания для последнего было выше 13 В (задрали для другого устройства - моего синтезатора, в котором стояла регулируемая LT1763 на 12 В). Сначала грешили на синтезатор, заменили опору на внешнюю - исключили мою вину. Затем заменили питание генератора на внешнее от HY3005D-3 (у него линейная стабилизация) - исключили вину генератора. Поставили обычную MC7812 с хорошим обвесом, запитав от +16В - ноу проблем.

В самих даташитах стоит требование ко внешнему питанию 12В+-10%, но требований по чистоте питания нет. С ними лучше перебдеть, чем недобдеть, поэтому всё время ставим не склонные к возбуждению малошумящие LDO, а надёжные и тормозные классические стабилизаторы с большим падением напряжения. Три раза убирали стабилизаторы - трижды поимели проблему.

у нас стабильно возбуждались LТ1763 на повышенных токах - добавляли емкостя по выходу.