Цитата(Major @ Apr 22 2012, 16:54)

Работать будет, заказывайте ПП и не парьтесь.
Но с осц1 и осц2 вышло не очень.
1. зачем два и на одинаковую частоту??? (именно три вопроса)
2. если оно оба на 50 МГц, то оставьте один и протащите сигнал по топу через левый верхний угол ПЛИС.
3. правый нижний и оба левых - у вас по две вертикальных трассы создают индуктивность на пути следования.
Скажите что у вас по частота на трассах.
На плате будет установлен один кварц на 50МГц, второй резервный на случай какой нибудь нужной частоты.
SDRAM будет тактоваться до 133MHz, SRAM мне надо до 20-15нс доступ. Остальная периферия через гребёнку до 100MHz, в основном медленнее. AC97/VGA/PIC32 через SPI
Третий пункт не совсем я понял.
Цитата(Serhiy_UA @ Apr 23 2012, 07:04)

А где загрузочная EPCS, без нее FPGA как-то одиноко. Добавьте светодиодов по питанию и контрольных, также что-то для RS-232, может еще захочется встроить NiosII: емкость у FPGA приличная...
заргузочный флэш мне не нужен, прошивку будет заливать PIC32. Так с самого начала было задумано. RS232 и прочее будет на плате, куда эта будет "втыкаться"
Цитата(IEC @ Apr 23 2012, 08:56)

Желательно
1. На JTAG питание 2V5.
2. Фильтр на питание PLL?
1. Да, я в даташите читал про это, но уже на паре плат видел и 3.3В, поэтому подумал что можно и так. У меня самодельный USB Blaster на PIC18F14K50 и он только 3.3В может
2. Питание каждого из 4 PLL через бусинку сделать?
Сообщение отредактировал SolderMan - Apr 23 2012, 15:58