Nios + DMA + SDRAM Опции

[Acvarif]

Задачка вроде не сложная но с наскоку не получается.
Пытаюсь подключить к Nios контроллер DMA который должен снимать (читать) данные фильтра (16 бит) (VHDL модуль) и запихивать их в SDRAM. Данные (каждое слово) предполагается снимать по фронту сигнала который формируется в модуле фильтра (очевидно читать данные в DMA нужно по прерыванию)

Почитал про Nios DMA и понял только как DMA подключить к SDRAM. Не пойму как состыковать с фильтром (или регистром где будут появляться данные фильтра) ту часть DMA которая должна читать данные.


Если у кого был подобный опыт, направьте пожалуйста на правильный путь

Сообщение отредактировал Acvarif - May 2 2012, 12:35

[alexPec]

Задачка вроде не сложная но с наскоку не получается.
Пытаюсь подключить к Nios контроллер DMA который должен снимать (читать) данные фильтра (16 бит) (VHDL модуль) и запихивать их в SDRAM. Данные (каждое слово) предполагается снимать по фронту сигнала который формируется в модуле фильтра (очевидно читать данные в DMA нужно по прерыванию)

Почитал про Nios DMA и понял только как DMA подключить к SDRAM. Не пойму как состыковать с фильтром (или регистром где будут появляться данные фильтра) ту часть DMA которая должна читать данные.


Если у кого был подобный опыт, направьте пожалуйста на правильный путь

То есть данные у вас идут потоком, каждый клок? Тогда надо ставить не DMA, а SGDMA в режиме stream to memory. Сделайте фиктивный компонент Avalon ST source, чтоб вход стрима вывести из сопца. А там уж цепляйте свой фильтр. Там будут сигналы что-то типа data[], datavalid, SOP, EOP. Скорее всего фифо нужно еще будет между фильтром и SGDMA.

[Acvarif]

То есть данные у вас идут потоком, каждый клок? Тогда надо ставить не DMA, а SGDMA в режиме stream to memory. Сделайте фиктивный компонент Avalon ST source, чтоб вход стрима вывести из сопца. А там уж цепляйте свой фильтр. Там будут сигналы что-то типа data[], datavalid, SOP, EOP. Скорее всего фифо нужно еще будет между фильтром и SGDMA.

Спасибо. Надо почитать про это дело. Как сделать фиктивный компонент (в общих чертах)?

Все просто. И можно обойтись без монстра SCDMA простым модулем DMA. Вы делаете у своего модуля с фильтром обычный интерфейс avalon MM slave. Канал read DMA соединяете с Вашим модулем. Все готово. Т.к. у Вас фильтр содержит фактически только один регистр, или другими словами адресное пространство у Вашего модуля 1, то в регистр управления DMA (control) Вы должны выставить в еденицу флаг RCON (Reads from a constant address). Логика работы будет такой. DMA будет постоянно опрашивать модуль фильтра. А модуль сигнализировать (вернее управлять передачей) о готовности данных своим выходом waitrequest. В более старых спецификациях (в 9-ой еще было) на авалон были дополнительные сигналы управления передачами (dataavailable, readyfordata), но они упразднены и на них лучше не расчитывать.

Спасибо. Где-то так себе и мыслил. Проблема в том, что совершенно не представляю как к своему VHDL фильтру добавить интерфейс avalon MM slave. Я так понимаю он после этого может быть присоединен как компонент в библиотеку SOPS? А иначе как соединить сигнал read (DMA) с фильтром?

[alexPec]

Спасибо. Надо почитать про это дело. Как сделать фиктивный компонент (в общих чертах)?

В сопц-билдере в темплейтах есть avalon-st source. Надо только задать параметры и создать компонент. Потом к нему прицепить SGDMA.