|
В проекте Virtex2 c фаноутом на опорном клоке 1050 цепей skew по отчету составил 240 пс. Клок заведен через bufg. Подскажите, как реализован механизм выравнивания skew на кристале ?
в глобальной матрице ведь нет pll, и если даже просто клок задерживать во всех узлах кроме загруженных, по моему тоже получится хрень. Кроме того, насколько я понимаю процесс выравнивания должен быть динамическим (ведь не все триггеры квадранта в каждом такте щелкают... ) Значит, механзмы синхронизации в матрице должны быть динамическими и реализованными в аналоге ?
--------------------
Если хочешь узнать, что ждет тебя на дороге впереди, спроси у тех, кто возвращается по ней.
|
Вопрос к гуру, Как в FPGA выравнивается фронт глобального тактового сигнала ?
May 18 2012, 12:12
