реклама на сайте
подробности

 
 
> импорт схемы в verilog, можно ли?
exiro
сообщение Jun 1 2012, 09:45
Сообщение #1


Участник
*

Группа: Участник
Сообщений: 35
Регистрация: 22-06-11
Пользователь №: 65 820



Читаю книжку Design Capture для PCB (Megratec), там была строка, которую я не понял: "После того как информация запишется в CDB ее можно конвертировать в другой формат например Verilog, Edif, VHDl..."

Так все-таки можно как-то готовую схему из ментора после манипуляций, запихнуть в плисину?
Go to the top of the page
 
+Quote Post
 
Start new topic
Ответов
fill
сообщение Jun 1 2012, 10:39
Сообщение #2


Гуру
******

Группа: Модераторы
Сообщений: 4 361
Регистрация: 17-08-04
Из: КП Две Поляны
Пользователь №: 512



Цитата(exiro @ Jun 1 2012, 13:45) *
Читаю книжку Design Capture для PCB (Megratec), там была строка, которую я не понял: "После того как информация запишется в CDB ее можно конвертировать в другой формат например Verilog, Edif, VHDl..."

Так все-таки можно как-то готовую схему из ментора после манипуляций, запихнуть в плисину?


В DC\DV
Tools>Other_Utilites и выбрать iCDB to Verilog

В DxD
File>Export>Verilog

Чтобы "запихнуть в плисину" надо изначально рисовать используя библиотеку символов под плис (на уровне примитивов).
Ранее это было распространено, теперь же принято сразу формировать VHDL\Verilog описания с более абстрактного уровня, у ментора есть специальный инструмент для этого - HDL_Designer ( тыц )
Набор видео по данному вопросу тыц


--------------------
Чем больше познаю, тем больше понимаю ... насколько мало я все таки знаю.

www.megratec.ru
Go to the top of the page
 
+Quote Post



Reply to this topicStart new topic
1 чел. читают эту тему (гостей: 1, скрытых пользователей: 0)
Пользователей: 0

 


RSS Текстовая версия Сейчас: 24th July 2025 - 06:49
Рейтинг@Mail.ru


Страница сгенерированна за 0.01281 секунд с 7
ELECTRONIX ©2004-2016