Xilinx SDRAM, подключение ПЛИС к двупортовой ОЗУ Опции Подписка на тему Сообщить другу Версия для печати Скачать тему Подписка на этот форум Режимы отображения Древовидный Переключить на: Стандартный Переключить на: Линейный

[stbekas]

Прошу сильно меня не пинать , я в этом деле новичок, но конструктивным советам буду рад.
Вопрос: как объединить две плисины Xilinx посредством двухпортовой ОЗУ. ПЛИС virtex-5. Подозреваю это сделать с помощью контроллера mpmc, внешней ОЗУ и microblaze, но какую конкретно взять память, посредством какой шины подключить определить не могу, какие должны быть параметры и на что обратить внимание следует?

[Kuzmi4]

2 stbekas
Не влезет 8 х 1G Ethernet в 1 х 1G Ethernet или у вас какая то хитрая логика комутации ?

Как вариант, кстати, посомтрите в сторону http://www.cavium.com/OCTEON_MIPS64.html или того же но других контор.

[stbekas]

2 stbekas
Не влезет 8 х 1G Ethernet в 1 х 1G Ethernet или у вас какая то хитрая логика комутации ?

Как вариант, кстати, посомтрите в сторону http://www.cavium.com/OCTEON_MIPS64.html или того же но других контор.

Скорость не особо важна, главное чтобы подключение было по стандарту Gigabit, нагрузка каналов там предполагается минимальной. Так как по существу вопроса о двухпортовой ОЗУ?

[VladimirB]

Скорость не особо важна, главное чтобы подключение было по стандарту Gigabit, нагрузка каналов там предполагается минимальной. Так как по существу вопроса о двухпортовой ОЗУ?

По-существу:
1) можно взять стандартный контроллер SRAM для Микроблейза на PLB или AXI (не помню как он там называется)
2) можно самому написать его
3) Как уже говорилось выше +100500: при минимальной нагрузке, проще всего забить на DP память и сделать всё на одной ПЛИСИне с буфером на внешнем однопортовом ОЗУ (DDRx SDRAM или SRAM). Физические уровни для экономии ного-выводного ресурса подключить по SGMII или RGMII.