Сигнал частотой 125МГц, Соединение FPGA->Digital isolator Опции

[KSN]

Необходимо передать сигнал частотой 125МГц(кодированные данные) от FPGA до разъема в пределах платы. Полный путь: FPGA->Digital isolator->CMOStoLVDS->Connector и далее на другую плату. Как правильнее соединить FPGA и цифровой изолятор: FPGA(CMOS)->Digital isolator(CMOS), либо FPGA(LVDS)->LVDStoCMOS->Digital isolator(CMOS) исходя из учитываемых факторов при последующей трассировке платы(согласование, перекрестные помехи и т.п.). На плате будет 32 канала, длины линий думаю будет доходить 15-20см. Дифференциальный вариант более "правильный", но дополнительный корпус устанавливать - лишние затраты. Какие сложности будут, если 125МГц тянуть по однопровдному интерфейсу?

[SmarTrunk]

Рассуждая дилетантски (т.е. без большого опыта в данном вопросе), в несогласованной линии (CMOS) у сигнала с крутыми фронтами будет звон фронтов (выбросы), что есть нехорошо. Как их оценить (в зависимости от длины линии, крутизны фронтов...), и решить, будет ли это фатально, написано в известной книге "Конструирование высокоскоростных цифровых устройств" Джонсон Грэхем.