Необходимо передать сигнал частотой 125МГц(кодированные данные) от FPGA до разъема в пределах платы. Полный путь: FPGA->Digital isolator->CMOStoLVDS->Connector и далее на другую плату. Как правильнее соединить FPGA и цифровой изолятор: FPGA(CMOS)->Digital isolator(CMOS), либо FPGA(LVDS)->LVDStoCMOS->Digital isolator(CMOS) исходя из учитываемых факторов при последующей трассировке платы(согласование, перекрестные помехи и т.п.). На плате будет 32 канала, длины линий думаю будет доходить 15-20см. Дифференциальный вариант более "правильный", но дополнительный корпус устанавливать - лишние затраты. Какие сложности будут, если 125МГц тянуть по однопровдному интерфейсу?

Рассуждая дилетантски (т.е. без большого опыта в данном вопросе), в несогласованной линии (CMOS) у сигнала с крутыми фронтами будет звон фронтов (выбросы), что есть нехорошо. Как их оценить (в зависимости от длины линии, крутизны фронтов...), и решить, будет ли это фатально, написано в известной книге "Конструирование высокоскоростных цифровых устройств" Джонсон Грэхем.

Это понятно. Интересуют трудозатраты: мучаться с CMOS, либо сразу LVDS

сделайте так : fpga/lvds - трансформатор с полосой до 400 МГц - разъём . На другой плате принимайте сигнал компаратором/lvds .
Перед трансформатором и компаратором поставить согласующие резисторы 100 Ом , трансформатор выбрать со средней точкой с обеих сторон.

To Lmx2315: и такой вариант прорабатываю. Интересовался здесь http://electronix.ru/forum/index.php?showt...p;#entry1067754

От FPGA в линии (последовательно) поставить резисторы по 10-33 Ом (сам ставлю 22 Ом) + изолятор. При разводке плате учесть общие
рекомендации - волновое сопротивление, расстояние между проводниками, неразрывность земляного полигона под (над) линиями и т.д.
Изоляторы можно посмотреть, например, здесь.
http://focus.ti.com/paramsearch/docs/param...NODE_STRY_PGE_T

Планирую связку ISO7221MD->SN65LVSD179, либо SI8422BB->SN65LVSD179. Для Si8422BB производитель нормирует Z0 выхода, а вот для ISO7221MD - нет

У меня гальваноразвязка между АЦП (Fs = 144 Msps) и Альтерой работает прекрасно. При разводке конечно надо минимизировать
длину проводников. В Вашем случае я бы сделал так: FPGA(CMOS)->Digital isolator(CMOS) ->CMOStoLVDS в кучке с мин. длиной,
а дальше дифф. пара до разъёма.

В кучке с мин. длиной проблематично будет, т.к. каналов 32 шт. Сейчас прикидываю на плате габариты одного канала. Чем дальше, тем больше склоняюсь к варианту: FPGA(LVDS)->LVDStoCMOS->Digital Isolator(CMOS)->CMOStoLVDS->разеъем и в голове держу вариант с трансформаторам(жду их прибытия)

Чёто меня напугали 32-мя каналами...
По-моему всё получается хорошо. Вот у меня 4 изолятора занимают в ряд 43,5 мм. Это 4х4=16 каналов.
И только на топе. Ставим такую-же конструкцию на боттоме и получаем 32.

У меня на один канал: ISO7221MD, SN65LVSD179, DC-DC(SIP4) и разъем типа SATA. Расположены все рядом. А вы какие компоненты применяте?

AD9254BCPZ-150 связан через 4 штуки Si8440-C-IS с ПЛИС EP3C40F324C6.
Клок на АЦП и ПЛИС раздаётся через трансформатор T-622-KK81.
А Вы как в канале данных трансформатор собираетесь применять?
С NRZ в трансформатор просто так не влезишь.

По поводу трансформаторов обсуждаю здесь http://electronix.ru/forum/index.php?showtopic=103235

Единственное преимущество lvds по сравнению с cmos- это меньше crosstalk.
Каково расстояние между вашими 32 проводниками на плате?
Согласованы ли сигналы на приемной стороне (после разьема)?
Лучше всего промоделировать в HYPERLINX. Может быть и не надо никакого LVDS

1. Расстояние м/у проводниками не прикидывал еще и стек платы не определял.
2. Да, сигналы на приемной стороне согласованы.
3. К сожалению Hyperlinx никогда не пользовался

"Единственное преимущество lvds по сравнению с cmos- это меньше crosstalk. "
Утверждение по крайней мере спорное.
Меньшие уровни компарирования позволяют получить и значительно более высокие скорости передачи при той
же помехоустойчивости (при одной и той же технологии).