Есть идея в своем блоке подключить последовательно JTAG ПЛИСов на разных платах (циклоны 4). При этом длина проводников получается большая, сомневаюсь будет ли вообще такое работать.
Подскажите, где написано, какая длина проводников допустима, поможет ли использование перед каждой платой буфферов или еще как-то? Сейчас длина проводников на печатных платах может составлять до 20 см, но перед каждой платой и каждой ПЛИС стоят буфферы.
Буферы подключены таким образом, что в случае отсутствия одной из плат, эта плата выпадает из цепочки. То же самое происходит когда подключают JTAG разъем в какую-либо плату. Для этого на каждой плате есть сигналы JTAG_ON, BOARD_ON. На лицевой панели не BH10, а герметичный разъем, который позволил бы прошить все девайсы не вскрывая прибор, вместо удаленки. Основное сомнение именно длина проводников.
И все же слово лицевая панель присутствует для каждого узла. И заморочки с замыканием и размыканием цепочки. Не только длина проводников может беспокоить. Например многие запускают кварцевый генератор на плате после загрузки FPGA. В контейнере бывает не программируется, на столе программируется. Придется вылизывать цепочку. Кому? Интересна идея технологического can на основных разъемах узлов.
Последовательное включение JTAG, Максимальная длина печатных проводников...
Jun 19 2012, 04:39
