Последовательное включение JTAG, Максимальная длина печатных проводников... Опции

[torik]

Есть идея в своем блоке подключить последовательно JTAG ПЛИСов на разных платах (циклоны 4). При этом длина проводников получается большая, сомневаюсь будет ли вообще такое работать.

Подскажите, где написано, какая длина проводников допустима, поможет ли использование перед каждой платой буфферов или еще как-то? Сейчас длина проводников на печатных платах может составлять до 20 см, но перед каждой платой и каждой ПЛИС стоят буфферы.

[Boris_TS]

Есть идея в своем блоке подключить последовательно JTAG ПЛИСов на разных платах (циклоны 4). При этом длина проводников получается большая, сомневаюсь будет ли вообще такое работать.

Подскажите, где написано, какая длина проводников допустима, поможет ли использование перед каждой платой буферов или еще как-то? Сейчас длина проводников на печатных платах может составлять до 20 см, но перед каждой платой и каждой ПЛИС стоят буферы.

Попробую подсказать по аналогии - мы делали нечто подобное, и не один раз, для Xilinx Virtex-4/5/6.

Все необходимые данные, времянки, нагрузочные способности и пр. мы брали:
1. конкретные времянки JTAG - из документации JTAG шнурков, которые мы планировали использовать;
2. маркировку выходных буферов - из схемы этих JTAG шнурков;
3. нагрузочную способность буферов и дополнительные задержки - из Datasheet'а на буфера.

В недостатках этого подхода - привязка на конкретный JTAG шнурок, но для нас это допустимо.
Если были "длинные" или нагруженные ветви - то использовали дополнительные буфера по всем JTAG сигналам.