что-то новое ?, мультиклеточные процессоры Опции

[des00]

прислали тут ссылку http://www.multiclet.com/index.php/ru/mult...ular-processors
новое слово в процессоростроении ?

я не до конца понял

От фон-неймановской модели мультиклеточная архитектура отличается непосредственным указанием информационных связей между операциями и, соответственно, снятием требования упорядоченного размещения описаний операций в программе.

Эта неупорядоченность делает ненужными все те методы (суперскалярность, широкое командное слово, суперконвейер, предсказание переходов и т.п.), которые резко усложняли процессы проектирования процессора и инструментальных программных средств.

почему им не нужен предсказатель переходов при конвейере.

UPD. немного покурил доки, они немного лукавят, но с точки зрения программы он не нужен %)

[Wic]

Выпустили партию FPGA-шек под своим названием. Теперь осталось показать SDK и реальные возможности их клеток, естественно, относительно существующих процессоров. Вот майкрософт то планшет тоже выпустила, даже вин8 на него зашила, а пользоваться никому не дает. Подозрительно всё это. Так, что ждем реальных результатов.

[BarsMonster]

Выпустили партию FPGA-шек под своим названием. Теперь осталось показать SDK и реальные возможности их клеток, естественно, относительно существующих процессоров. Вот майкрософт то планшет тоже выпустила, даже вин8 на него зашила, а пользоваться никому не дает. Подозрительно всё это. Так, что ждем реальных результатов.

Реальные возможности - 400 MIPS, серийные российские процессоры побыстрее будут.
Основная проблема с мультиклетом - невозможность легко масштабировать архитектуру.

[Wic]

Реальные возможности - 400 MIPS.

Вы уже под них программировали или это заявление разработчиков?

[BarsMonster]

Вы уже под них программировали или это заявление разработчиков?

Это мое мнение на основе анализа всей доступной документации.
Это пиковая производительность, при 100% загрузке всех клеток (что на не-DSP коде малореализуемо).

[MrYuran]

Это мое мнение на основе анализа всей доступной документации.
Это пиковая производительность, при 100% загрузке всех клеток (что на не-DSP коде малореализуемо).

a = (b+c)*(d+e);

1кл: b+с
2кл: d+e
3,4кл. могут выполнять следующие инструкции, не связанные потоком данных с текущим выражением.
По результатам исполнения любая из свободных клеток выполняет умножение промежуточных результатов, остальные выполняют следующие инструкции.

на хабре есть ещё одна статья

Спасибо.
Теперь каждый желающий может поиграться с ассемблером в симуляторе и разложить по тактам

[Torpeda]

Теперь каждый желающий может поиграться с ассемблером в симуляторе и разложить по тактам

Заинтересовало сие чудо и меня...
Кроме прикольной архитектуры обратил я внимание на такие вещи:

1) "С" компилятора чё-то негде скачать, а есть только асемблер. ОС тоже нету.
Похоже и не скоро будут, т.к. архитектура не клеется со всеми наработками для традиционных процесоров (тут GCC переделкой не обойтись)....
Поправте если не прав...

2) Розработчик утверждает что:
"Откомпилированная программа может быть выполнена на любом количестве клеток. При этом возможно динамическое изменение их количества, что обеспечивает реализацию методологии постепенной деградации процессора при отказах его клеток."

Возникае вопрос:
реализована-ли в имеющихся ядрах система проверки работоспособности клетки (self checking), её автоматическое "блокирование" и таким образом переход выполнения откомпилированной программы на меньшем количестве клеток?
Или надо вручную перепрошивать ПЗУ, перелинковать откомпиленую программу и.т.п.

Чем это лутше традиционных процесоров?

3) Розработчик утверждает что:
" увеличение производительности и сокращение энергопотребления в несколько раз (см. характеристики), так как позволяет реализовать эффективный вычислительный процесс;"

Возникае вопрос:
На сколько % уменьшают потребление "архитектурные клеточные навороты" и на сколько - простой gated clock?
Мне кажется это соотношение где-то 5 к 95 соответственно. Есть ли смысл на энергопотреблении заострять внимание?

Где хотя-бы результаты Power симуляций с VCD с gated clock и без, а также симуляции аналогичной по MIPS традиционной архитектуры и клеточной без gated clock в обоих и на одной технологии?
А-то приведённые данные как-то сомнительны (сравнили пароход с паровозом: MCc0401100000 vs TMS320 ... ибо неизвестно что внутри TMS и какой в нём был критерий оптимизации)

4) Также интересно сравнить традиционный процессор и клеточный при тех-же MIPS по величине тактовой частоты и количеству тригеров....
Не могу утверждать, но кажеться мне у клеточного тригеров (и площадь) куда больше....
Не проще ли достичь MIPS простым ускорением, а не архитектурным усложнением?
----------
Написал не злорадства ради, а технической объективности для....
Без предъявления процессора который на рынке лутше других - доказать свою крутость сложно....

[BarsMonster]

Заинтересовало сие чудо и меня...
Кроме прикольной архитектуры обратил я внимание на такие вещи:

1) С компилятор пишут, на хабре есть статья человека который пишет. До релиза еще не близко.

2) По информации разработчиков, в текущей процессоре никакой отказоустойчивости нет. Может быть гепотетически реализовано в будущих процессорах.

4) На 180нм тут всего 100Мгц. Классические процы на 180нм действительно намного намного быстрее.