Объединение сигналов при мапе, Объединение схожих сигналов (регистров) Опции

[svedach]

В проекте использую синхронный сброс. В каждый модуль проекта добавлен регистр для этого сигнала - таким образом пытаюсь уменьшить длину провода (проект большой). Но просматривая результат P&R в FPGA Editor-е не вижу внутренних сигналов сброса модулей. Такое впечатление, что ISE посмотрел, что сигналы схожи и использует один регистр, а от него разводит сигналы сброса в модули, так что времянка не выполняется. Как правильно бороться с этой проблемой?

[TRILLER]

Такое впечатление, что ISE посмотрел, что сигналы схожи и использует один регистр, а от него разводит сигналы сброса в модули, так что времянка не выполняется.

Если синтезируете схему в симплифае, то это и происходит, только ещё на этапе синтеза схемы). Нужно использовать аттрибут syn_hier для того, чтобы ограничить оптимизацию для синтезатора, допустим, в приделах компонента. Тогда эта проблема не возникнет.
Хотя XST, вроде бы, по умолчанию не должен оптимизировать...
А вообще Я именно так и поступаю - ввожу в каждый компонент свой регистр ресета(с переменной шириной), и контролирую, чтобы фэнаут был не больше 80-90. Всё хорошо выходит.

Сообщение отредактировал TRILLER - Jul 13 2012, 08:02