Объединение сигналов при мапе, Объединение схожих сигналов (регистров) Опции

[svedach]

В проекте использую синхронный сброс. В каждый модуль проекта добавлен регистр для этого сигнала - таким образом пытаюсь уменьшить длину провода (проект большой). Но просматривая результат P&R в FPGA Editor-е не вижу внутренних сигналов сброса модулей. Такое впечатление, что ISE посмотрел, что сигналы схожи и использует один регистр, а от него разводит сигналы сброса в модули, так что времянка не выполняется. Как правильно бороться с этой проблемой?

[svedach]

2 TRILLER: для синтеза использую XST, после смотрю результат синтеза, там все присутствует... Т.Е. вставленные мной регистры присутствуют. По этому и сделал вывод, что объединение (или урезание "лишних") и проводка цепи сброса в другие модули происходит на этапе P&R или Map...

[TRILLER]

2 TRILLER: для синтеза использую XST, после смотрю результат синтеза, там все присутствует... Т.Е. вставленные мной регистры присутствуют. По этому и сделал вывод, что объединение (или урезание "лишних") и проводка цепи сброса в другие модули происходит на этапе P&R или Map...

Прошу прощения за нескромный вопрос - смотрите в РТЛ или Технолоджи? Не подумайте, что хочу вас обидеть, но так, на всякий случай спрашиваю..