PLL на ADF4002, Синтез клока для АЦП от внешнего источника Опции

[Crowbar]

На плату подаются стабильные 10 Мгц, мне нужно получить из них сфазированные 1.024 МГц с сохранением стабильности по частоте и достаточно малым джиттером (до 5пс) для тактирования АЦП. Я хочу применить для решения данной задачи ADF4002 в конфигурации, приведенной на картинке (без емкостей по питанию). Буду использовать кварцевый гун (подстройка в узком диапазоне +-5ppm) частотой 16.384 МГц с последующим делением на 16. Раньше с системами синтеза частоты особого дела не имел, поэтому подозреваю что мог упустить что-то из виду, поэтому вопросы к бывалым:
1) Актуален ли такой подход?
2) Может имеет смысл весь частотный делитель внести внутрь петли или наоборот вынести из нее?
2) Стоит ли заморачиваться с согласованием линии между входом RFin? Видел несколько схем с применением adf4002- там просто копировалась т-образная цепочка и развязка входа один в один как в даташите на стр.13
3) Что источник 10 МГц, что выходы счетчика и даже генератор обеспечивают должные времена нарастания фронтов- нужно ли ставить доп. формирователи?

Эскизы прикрепленных изображений

 

Прикрепленные файлы

 ADF4002.pdf ( 365.53 килобайт ) Кол-во скачиваний: 13

 

[Crowbar]

Я так понял частотный делитель лучше полностью внести внутрь петли? Обязательна ли развязка по переменному току входа RFinA? И какова ширина полосы пассивного фильтра в Ваших расчетах ADIsim?

[ledum]

Я так понял частотный делитель лучше полностью внести внутрь петли? Обязательна ли развязка по переменному току входа RFinA? И какова ширина полосы пассивного фильтра в Ваших расчетах ADIsim?

Насчет RFinА я был неправ, быстрей всего - подзабыл уже. У нас на него подается сигнал с внешнего ЭСЛ делителя, поэтому никакими цепочками не заморачивался - просто подал сигнал через конденсатор, смещение внутри есть от 1.6В. Частотный делитель в любом случае будет у Вас внутри петли. Правильно надо только пересчитывать закон управления ГУНа по входу - при наружном делителе его надо поделить на коэффициент деления. Полоса 300Гц - уже писАл. Запас по фазе оставил 45 градусов по умолчанию.
Добавлено. Пока шел домой, возникла мысль, что что-то сделал не так - где-то, возможно была при задании условий очепятка. Шумы слишком высоки. Выгоднее узким ФАПом зацепить 16.384, и отдельно поделить на 16. Из-за узкой полосы шумы за полосой будут полностью определяться VCXO, т.е. быть достаточно малыми, а после деления и вообще лечь на пол делителя в минус 148-152дБс/Гц для таких делителей. Просто увидев, что джиттер получился меньше 5 пс, сильно не заморачивался.

Сообщение отредактировал ledum - Jul 20 2012, 15:59

[SmarTrunk]

Интересно, есть ли какое-то значение, синхронный или асинхронный счетчик будет использоваться в качестве делителя VCXO на 16?

Сообщение отредактировал SmarTrunk - Jul 21 2012, 07:40