Не много подумав пришел к выводу что в FPGA обрабатывать Герцелем все 80Msps не нужно это конечно проще но если ресурсов мало можно сделать децимацию в 128 при этом не использовать не одного умножения. А только CIC фильтры и мелкие хитрости со спектром.
На выходе получаем 625000 выборок которые и будет считать Герцель.
Цитата(Alex11 @ Aug 18 2012, 01:03)
80 msps для FPGA независимо от разрядности и числа каналов - это 80 МГц тактовой. Это спокойно для любой современной FPGA. Разрядность и каналы - это количество ножек и объем. Количество вычислений параллельно - это тоже объем. Один такт фильтра на 80 МГц - тоже приемлемо для почти любой FPGA. Максимум, что придется делать - конвейер на 1-2 такта. Делать USB на FPGA - занятие неблагодарное, Ethernet проще, но тоже лучше на проце. Сдесь, мне кажется, лучше поставить связку из FPGA и маленького проца. FPGA будет считать быстро фильтр и выдавать значение раз в N тактов, а проц уже будет разбираться с интерфейсом и потихоньку отдавать данные.
Вы еще не написали, что Вы хотите отдавать на ЦАП. Данные тоже откуда-то брать надо, или генерировать в FPGA.
В ЦАП будут идти данные с генерированные FPGA будет одна гармоническая составляющая синусоида. Тут то же не ясно. Можно цифровым осциллятором но это то же N вещественных умножений на скорости 80Msps. Если только в самой FPGA что то у же на аппаратном уровне есть?
И ещё один момент по поводу стыковки тактовой частоты на входе в FPGA и частотй самой FPGA они в каком соотношении должны быть что всё работало?
Сообщение отредактировал ivan219 - Aug 17 2012, 21:46
Выбор DSP
Aug 16 2012, 19:37
