Я только изучаю DSP так что не ругайте

Задача стоит такая подобрать DSP под АЦП и ЦАП 80Msps 14bit АЦП двух канальный, параллельный интерфейс.
MAX5884, MAX12558

Задачи которые будет решать DSP состоят в следующем:
1) Генерировать один гармонический сигнала на разных частотах длительное время и отправлять в ЦАП
2) Принять данные с АЦП и обработать их алгоритмом Герцеля где 2N операций сложений и умножения, желательно с плавающей запятой. Все выполняется в реальном времени не прерывно длительное время.
3) Вывести на ПК через USB

Ставьте самый маленький спартан 6, хороший распределитель клоков + генератор хороший, перед плис ставите ацп, позади цап, перед ними фильтры. На цап и ацп клоки заводить с рапределителя клоков. На какой-то гертцеель этого хватит. 2N операций это неопределенно. Вывести на Пк в каком виде? Обработанный поток на скорости 80 мспс? В реальном времени или один фрейм какой?

В реальном времени вам придётся ставить усб3 или сата2 . В нереальном вариантов больше.

В реальном времени это подразумевается вывод уже посчитанного результата т.е. после Герцеля в виде комплексного значения 1 спектральной составляющей т.е. берём блок в 10М считаем Герцель и выводим на ПК всего лишь два значения 32бит. Так что на ПК скорость и COM порта хватит. Но USB как то привычней. Поток на ПК будет в районе 8 измерений в секунду.
Хотя прямой вывод с АЦП на ПК то же рассматривается но тут я так полагаю всё сложнее да и опыта нету работы с другими портами.

Герцель - это просто фильтр , насколько я знаю, если в него входит 80 Мсемплов в секунду то и выходить будет 80 Мсеплов в секунду.
По уарту вы сможете выводить врятли чаще чем каждый 80-й результат рассчёта.

Нет в данном случае Герцель используется в качестве ДПФ http://www.dsplib.ru/content/goertzel/goertzel.html Так что обработав блок в N семплов на выходе будет два вещественных значения Re, Im а все промежуточные вычисления остаются внутри фильтра.

Какой то Spartan-6 дорогой я его за 170 евро только нашёл.
Это если на наши тугрики в районе 7 т.р.
Это слишком дорого!
Или может я не там искал?

Конструкция позиционируется как любительская.

Мне вот интересно от чего отталкиваться при выборе ПЛИС?
По скорости входных данных?
Или по сложности вычислений? В этом случае можно варьировать.

Есть ли другие варианты?

Spartan-3

Это только для "настольных" экспериментов...
Недавно была дискуссия о том, насколько хреново это USB... Я на прошлой работе наигрался с ним до тошноты. Рекомендую Ethernet...
Посмотрите Блэкфины Аналоговские с портом МАС. Операционка для них есть.... Или процессор и ethernet-контроллер, например KSZ8851SNL. Он подключается по SPI к процессору...

EP3C40Q240C8N (или EP3C25Q240C8N ) от Альтеры.
Многие любители SDR-приемники делают на этом чипе.

Посмотрим. А по какому критерию вы его выбрали всё таки выше был предложен 6.



Да то же думал об этом но это доп время на изучения и.т.д. Всё таки мне этот проект придётся начинать с 0, а это доп обвес, только затянет.
Но всё равно спасибо будет над чем подумать.


EP3C25Q240C8N очень привлекательный по цене в розницу за 1 шт. просят 60 $
А что на счёт мощности справится он с потоком в 80Msps 14бит 1 канал ЦАП и 2 канала АЦП параллельный интерфейс???
Ещё было не плохо узнать на чём основывалось ваше предположение.
Просо мне это в новинку и я не знаю от чего плясать.

80 msps для FPGA независимо от разрядности и числа каналов - это 80 МГц тактовой. Это спокойно для любой современной FPGA. Разрядность и каналы - это количество ножек и объем. Количество вычислений параллельно - это тоже объем. Один такт фильтра на 80 МГц - тоже приемлемо для почти любой FPGA. Максимум, что придется делать - конвейер на 1-2 такта. Делать USB на FPGA - занятие неблагодарное, Ethernet проще, но тоже лучше на проце. Сдесь, мне кажется, лучше поставить связку из FPGA и маленького проца. FPGA будет считать быстро фильтр и выдавать значение раз в N тактов, а проц уже будет разбираться с интерфейсом и потихоньку отдавать данные.
Вы еще не написали, что Вы хотите отдавать на ЦАП. Данные тоже откуда-то брать надо, или генерировать в FPGA.

Не много подумав пришел к выводу что в FPGA обрабатывать Герцелем все 80Msps не нужно это конечно проще но если ресурсов мало можно сделать децимацию в 128 при этом не использовать не одного умножения. А только CIC фильтры и мелкие хитрости со спектром.
На выходе получаем 625000 выборок которые и будет считать Герцель.


В ЦАП будут идти данные с генерированные FPGA будет одна гармоническая составляющая синусоида. Тут то же не ясно. Можно цифровым осциллятором но это то же N вещественных умножений на скорости 80Msps. Если только в самой FPGA что то у же на аппаратном уровне есть?

И ещё один момент по поводу стыковки тактовой частоты на входе в FPGA и частотй самой FPGA они в каком соотношении должны быть что всё работало?

Справится, без проблем.
У меня на этом чипе АЦП-ЦАП 16-битные + 36-разрядная параллельная шина, и все крутится на тактовой больше 100 МГц.
Использование внутренних ресурсов чипа логика/память/умножители 80..100%.
Если не хватит внутренних ресурсов, всегда можно на это же посадочное место запаять EP3C40Q240C8N, но она будет стоить чуть дороже.

Если начинать с нуля, то надо точно разобраться со следующим:
1. Насколько можно сделать проект на "готовых" средствах...
2. Сколько это будет стоить...

Про стоимость софта я не пишу... Наверное понятно почему. Стоимость микроконтроллера всегда ниже, чем у ПЛИС. А вот далее, смотрите на готовые библиотеки. Для DSP-процессоров есть готовые операционки. Для них передача данных - это тоже встроенная функция. Например TCP-IP... Тоже и фильтры. Можно для начала просто поставить симулятор и проверить хватит ли производительности...
А для плис - этого нет. Если в ПЛИС будете делать микроконтроллер, а без него очень занудно перезапрашивать пакеты, то все придется делать руками... Ну и USB к ПЛИС - это тоже нечто внешнее...
На сайте Элтеха, в разделе "Микрел" я выложил достаточно материалов по Ethernet. И еще статьи у меня на сайте...

+100!

У меня приблизительно будет то что на рисунке.



1) Не понял о чём вы? Из железа у меня ничего нет сейчас только подбираю и цены смотрю.
2) Вот тут да, у же по предварительным оценкам АЦП, ЦАП и ПЛИС в районе 150 $ что мне совсем не нравится ведь дальше будет больше а поделка позиционировалась как любительская. Надо что то по этому поводу ещё подумать.

А печатную плату вы утюгом планируете делать?
Двухслойку или однослойку?

ИМХО на двухслойке 14-битный АЦП вам не понадобится - у него младшие 4...6 бит у будут шуметь - поэтому вполне можно взять 8-10 битный АЦП и здорово съэкономить. Ну и гравиЦАП естественно тоже.
А если вы четырёхслойку хотите, то 150$ - это вроде не сильно много на фоне стоимости заказа ПП.

Вообще первоначально как грубый макет после отработки алгоритма перевести на 2 стороннию фирменную ПП.
Проект задумывался для дальнейшего повторения другими так что о 4 слойной и речи нет.
Да и железо дорогое выходит.
Ставлю себе Quartus II изучаю Verilog HDL по пробую сначала эмурировать всё в ПЛИС.
Может удастся более скромную поставит.
Да заодно и с ЦАП, АЦП разберусь.
Не хочется уходить с 14бит но после ваших слов я у же сомневаюсь. Надо и этот вопрос по курить.

Думаю, что Вам вполне хватит EP3C10E144C7N, или EP3C16E144C8N, EP3C25E144C8N
Эти чипы еще дешевле, и корпус меньше, будет легче паять.
А плату делайте 4-х слойной, не экономте.
Для повторения другими можно заказать оптом партию плат, а потом продавать их желающим с небольшой наценкой, получится вполне выгодно для обеих сторон.
Для продвинутых всегда можно выложить гербера/pcb.
Недорого четырехслойки можно заказать в "Электроконнект", если оставаться в рамках: мин. проводник -0.25 мм; мин. сверло 0.5 мм; мин. зазор 0.25 мм.

Вот и я то же EP3C10E144C7N приглядел стоит меньше 1 т.р.
Буду на ней всё симулировать.

На повестке дня теперь интерфейс подключения АЦП, ЦАП и ПЛИС.
Те АЦП и ЦАП которые я хотел не найти.
Нашёл только с LVDS 12бит 65Msps но у него скорость передачи данных 780Mbps
Потянут ли входа ПЛИС такую скорость?

На чипе EP3C10E144C7N слишком мало LVDS-пар, АЦП и ЦАП подключить на прямую не получится.
И с быстрыми последовательными интерфейсами в 780 Mbps не связывайтесь - намучаетесь.
Возьмите LVDS-ЦАП с параллельным интерфейсом и подключите его к ПЛИС через преобразователь ТТЛ-LVDS, например SN74LVDS386ХХХ от TI.
Добавляется комеечная микросхема, а работать будет значительно проще.

Я прочитал что LVDS-пар 22 шт.

Если я правильно понял.
То берём АЦП и ЦАП с LVDS и через SN74LVDS386ХХХ от TI подключаем к ПЛИС т.е. на ПЛИС идёт параллельный порт?

есть предложение заменить цап для генерации гармонических сигналов на что-нибудь вроде AD9954.
а у АЦП понизить немного частоту до 60МГц и подключить каждый канал к adsp-bf592 на ppi, для герцеля - несколько тактов на отсчёт, их думаю вполне хватит, а поток данных наружу после герцеля я так понимаю гораздо медленнее, и через ft232h всех троих (оба процессора и DDS) по spi опрашивать/управлять с компа.

Во по поводу AD9954 идея хорошая. Надо по думать. Хотя ЦАП гибче.
Но вот АЦП с 60Мгц у же плохо. 65 ещё нормально. Мне полоса до 30Мгц нужна, а надо ещё и НЧ фильтры ставить. Так что 60 не вариант.
Да и проект у же претерпел изменения.
С 2 ЦАП время теряю, у же 3 думаю ставить, 3 АЦП дадут мне 2х кратный выйгрыш по скорости.
Но так как 3 канальных не нашёл буду ставить 4 канальный либо 2 + 1 ещё не решил.

adsp-bf592 потянет 3 ЦАП по 65Msps??? Параллельный или LVDS???

вы уж определитесь где цап, а где ацп и сколько кого.
2 (3) АЦП используются только для повышения частоты через interleaving?


нет, у adsp-bf592 есть параллельный 16ти разрядный порт который может на 60МГц работать, можно поставить по одному на каждый канал АЦП (ЦАП???).

(посмотрел сейчас даташит на 592, системную частоту немного урезали с 133 до 100МГц макс, следовательно на самом деле там 50МГц, а не 66МГц , можно еще на bf532 посмотреть, но вместо 2 или даже 3 таких блэкфинов тогда уже проще один циклон поставить).

1 ЦАП и 3 АЦП

Задача проста есть 1 вход 3 выход надо подать на вход с ЦАП сигнал с 3 выходов снять сигнал и в АЦП так что с добавлением 3-го АЦП 3х кратный выйгрыш
С 2 АЦП пришлось бы 3 раза по две точки мерить. Потом всё это дело сопоставлять а с 3 АЦП сразу результат.

Да. При этом на ПЛИС идет в два раза меньше проводов, и будет больше свободы в разводке.

А почему меньше?
Ведь если АЦП 14 бит то и пойдёт те же 14 только не с АЦП а SN74LVDS386ХХХ хотя если их ставить рядом с ПЛИС то да больше свободы.

а почему бы не взять АЦП с обчным параллельным выходом и просто подключить напрямую.
у тексаса, АД и линеара найдётся под сотню различных АЦП с параллельным интерфейсом на частоту больше 80МГц с разрядностью > 14.


и еще вопрос:
раз от всех данных считается только герцель на определённой частоте, то может сначала просто частоту вниз снести, и цифровать уже сотни килогерц, а не сотню мегагерц.

Приветствую!

Боюсь очень дешево девайс с твким функционалом сдетать будет тяжеловато.
Ацп лчтше брать многоканальный меньше корпусов меньшн проблем с разводкой
Как вариант АЦП TI что-то из серии ADS644x 4 канала 125/100/80/65 MSPS $70 за 80 Мгц вариант

В качестве базы для стврта все же лчтше брать готовую плату . На Spartan 3 или 6 можно найти в диапазоне от $100 -400
например Mars MX1 от Enclustra стоить будет гдето $180-240 за 16/45 чип. Если поискать то может можно найти похожие модули и на Altera

Большой плюс в таком подходе то что это сильно упрощает разработку.

Удачи! Rob.

От того что нет с параллельным интерфейсом, мне 100 шт. не нужна а по одной особо выбор не велик.
Про дециамацию ещё раньше говорил, 128 могу сделать свободно так что сижу голову ломаю изучаю синтаксис.


4 канал то же думал и железо подбирал. Но загвоздка в одном поштучно они либо не продаются либо цена раза в 3 а то и больше. Но за частую ту которую нашёл её просто поштучно нет в продаже.
Если знаете интернет магазин где её можно купить, скажите буду благодарен. Мне она понравилась.

если оно вообще только в одном экземпляре нужно, то проще, как отметил Rob, взять готовые платы:
за $200 купить кит у линеара с четырёхканальным АЦП (DC1525A-A например)
http://www.linear.com/demo?demo_board=&...mp;software_id=
или у тексаса посмотреть еще можно.
и еще в пределах $100 кит с fpga: bemicroSDK например или DE0.
получится гораздо дешевле.