Вопрос к знатокам, по разводке Xilinx Опции

[Evgeny_CD]

FG400 - BGA 1.0 mm 20x20 pins, максимальная "глубина" стороны пинов от края до "центральной поляны", которая GND/VCC - 8 рядов
http://www.xilinx.com/bvdocs/packages/fg400.pdf

Вопрос: если этот корпус разводить на 8-й слойке, то какие нормы зазор/проводник/поясок/дырка необходимы для такой платы?

FG320 - BGA 1.0 mm 18x18 pins, максимальная "глубина" стороны пинов от края до "центральной поляны", которая GND/VCC - 7 рядов
http://www.xilinx.com/bvdocs/packages/fg320.pdf

Вопрос: можно ли этот камень развести на 6-слойке, и нормы для такого случая?

Просто надо оценить стоимость изготовления опытных плат для обоих вариантов камня и принять решение... FG400 предпочтительнее, но вопрос в том, насколько этот вариант будет дороже...

Пока важен именно опытный вариант (таких плат будет несколько).

Камни - XC3S1600E. Каких-то особых требований по разводке (типа диф. пар) нет.

[Владимир]

Вчера был на фирме, держал образец в руках
там стоял такой BGA, использовалось около половины выводов поэтому было 4 слоя.
Могут и больше слоев
По требованиям там так:
Итак, чтобы разводить BGA 1.0 мм, надо иметь следующие нормы:
* внутренний диаметр VIA - 0.3
* наружный диаметр VIA по пояску - 0.55
* толщина проводника - 0.1
* зазор между проводником и наружным краем контактной площадки VIA - 0.1
* на внутренних слоях зазор между проводником и "каналом" VIA 0.1

Ну и золочение конечно

Все на тайване. Делают подготовку и триобразца с элетроконтролем
Размер зрительно не помню по деньгам чтото около 600$? не знаю с образцами или нет.
Чем больше слоев тем пропорциально стоимость.
Вроде даже и межслойные (в парах) могут дополнительно делать.

Имел разговор в предверии, что и самому нужно такое
Тоже прицениваюсь

[Evgeny_CD]

...Итак, чтобы разводить BGA 1.0 мм, надо иметь следующие нормы:
* внутренний диаметр VIA - 0.3
* наружный диаметр VIA по пояску - 0.55
* толщина проводника - 0.1
* зазор между проводником и наружным краем контактной площадки VIA - 0.1
* на внутренних слоях зазор между проводником и "каналом" VIA 0.1...

При таких нормах можно два проводника в канале пускать. Это, конечно, сократит число своев.

Вопрос в том, какая стратегия экономически выгодна:
* "авангардная" технология (зазор | доржка | поясок = 0.1), при этом 4 или 6 слоев вместо 8
* "спокойная" технология (зазор, дорожка - 0.13, поясок 0.2) и 8 слоев.

Для сколь-нибудь большой серии "авангардная" стратегия почти наверняка выгоднее. А вот для семплов, по моему мнению, "спокойная" полезнее.