Вопрос к знатокам, по разводке Xilinx Опции

[Evgeny_CD]

FG400 - BGA 1.0 mm 20x20 pins, максимальная "глубина" стороны пинов от края до "центральной поляны", которая GND/VCC - 8 рядов
http://www.xilinx.com/bvdocs/packages/fg400.pdf

Вопрос: если этот корпус разводить на 8-й слойке, то какие нормы зазор/проводник/поясок/дырка необходимы для такой платы?

FG320 - BGA 1.0 mm 18x18 pins, максимальная "глубина" стороны пинов от края до "центральной поляны", которая GND/VCC - 7 рядов
http://www.xilinx.com/bvdocs/packages/fg320.pdf

Вопрос: можно ли этот камень развести на 6-слойке, и нормы для такого случая?

Просто надо оценить стоимость изготовления опытных плат для обоих вариантов камня и принять решение... FG400 предпочтительнее, но вопрос в том, насколько этот вариант будет дороже...

Пока важен именно опытный вариант (таких плат будет несколько).

Камни - XC3S1600E. Каких-то особых требований по разводке (типа диф. пар) нет.

[Magnum]

IMHO и по "спокойной" технологии можно развести BGA400 в 6 слоях без особых ухищрений. 2 ряда на слой + GND и Vcc.

[Evgeny_CD]

IMHO и по "спокойной" технологии можно развести BGA400 в 6 слоях без особых ухищрений. 2 ряда на слой + GND и Vcc.

При условии, что между "каналом" VIA и дорогой на внутр. слоях зазаор может быть 0.13. Обычно делатели печатных плат хотят этот зазор не хуже 0.2.

Да насколько я понял у них стоимость одна для этих двух приведенных требований к зазорам.
Технология у них такая. Все идет по высшему требованию.

Видимо, при цене 500...600$/заказ им действительно безразлично - производственная линия, судя по всему, и не такое позволяет делать.

Просто мы привыкли, чем крупнее тем лучше, и еще чтобы достать до любой дорожки и скальпелем прорезать

Да, эти славные времена, похоже, в прошлом