реклама на сайте
подробности

 
 
> Вопрос к знатокам, по разводке Xilinx
Evgeny_CD
сообщение Apr 27 2006, 13:52
Сообщение #1


Гуру
******

Группа: СуперМодераторы
Сообщений: 2 065
Регистрация: 11-01-05
Из: Москва
Пользователь №: 1 892



FG400 - BGA 1.0 mm 20x20 pins, максимальная "глубина" стороны пинов от края до "центральной поляны", которая GND/VCC - 8 рядов
http://www.xilinx.com/bvdocs/packages/fg400.pdf

Вопрос: если этот корпус разводить на 8-й слойке, то какие нормы зазор/проводник/поясок/дырка необходимы для такой платы?

FG320 - BGA 1.0 mm 18x18 pins, максимальная "глубина" стороны пинов от края до "центральной поляны", которая GND/VCC - 7 рядов
http://www.xilinx.com/bvdocs/packages/fg320.pdf

Вопрос: можно ли этот камень развести на 6-слойке, и нормы для такого случая?

Просто надо оценить стоимость изготовления опытных плат для обоих вариантов камня и принять решение... FG400 предпочтительнее, но вопрос в том, насколько этот вариант будет дороже...

Пока важен именно опытный вариант (таких плат будет несколько).

Камни - XC3S1600E. Каких-то особых требований по разводке (типа диф. пар) нет.
Go to the top of the page
 
+Quote Post
 
Start new topic
Ответов
Владимир
сообщение Apr 28 2006, 14:29
Сообщение #2


Гуру
******

Группа: Модераторы
Сообщений: 11 653
Регистрация: 25-03-05
Из: Минск
Пользователь №: 3 671



Вчера был на фирме, держал образец в руках
там стоял такой BGA, использовалось около половины выводов поэтому было 4 слоя.
Могут и больше слоев
По требованиям там так:
Итак, чтобы разводить BGA 1.0 мм, надо иметь следующие нормы:
* внутренний диаметр VIA - 0.3
* наружный диаметр VIA по пояску - 0.55
* толщина проводника - 0.1
* зазор между проводником и наружным краем контактной площадки VIA - 0.1
* на внутренних слоях зазор между проводником и "каналом" VIA 0.1

Ну и золочение конечно

Все на тайване. Делают подготовку и триобразца с элетроконтролем
Размер зрительно не помню по деньгам чтото около 600$? не знаю с образцами или нет.
Чем больше слоев тем пропорциально стоимость.
Вроде даже и межслойные (в парах) могут дополнительно делать.

Имел разговор в предверии, что и самому нужно такое
Тоже прицениваюсь
Go to the top of the page
 
+Quote Post
PCBtech
сообщение Apr 29 2006, 12:29
Сообщение #3


Профессионал
*****

Группа: Свой
Сообщений: 1 092
Регистрация: 22-12-04
Из: Москва
Пользователь №: 1 623



Цитата(Владимир @ Apr 28 2006, 18:29) *
* на внутренних слоях зазор между проводником и "каналом" VIA 0.1


Вот это не очень понятно...
Если это зазор между проводником и диаметром сверла, то такого не может быть. Там должно быть минимум 0.2 мм от сверла, а никак не 0.1.
Поясните, пожалуйста, что там имеется в виду, что такое "канал" VIA.


--------------------
На правах рекламы:
Для тех, кому нужна современная профессиональная и недорогая САПР печатных плат, взамен P-CAD!

Продлена промо-акция: 19.9 тысяч рублей за годовую сетевую лицензию OrCAD Standard!
В лицензию входит схемный редактор OrCAD Capture, базовый редактор печатных плат на базе Allegro PCB Editor,
с возможностью работы с дифференциальными парами со статическим контролем фазы,
редактор правил и ограничений, 3D-просмотр со STEP-моделями, расчет импеданса, работа с микроотверстиями,
и импорт-экспорт производственных файлов. Прилагается импорт проектов из P-CAD2006.
Все, что нужно для трассировки типовых многослойных плат - всего за 19.9 тыс.рублей в год!

Подробности:
https://www.pcbsoft.ru/orcad-za-19900
Go to the top of the page
 
+Quote Post

Сообщений в этой теме
- Evgeny_CD   Вопрос к знатокам   Apr 27 2006, 13:52
- - Владимир   Плата DS31256DK сделана на 6слойке. Правда связей ...   Apr 28 2006, 07:06
- - Жека   Уточни, сколько слоев отводится под сигналы. 6 и 8...   Apr 28 2006, 07:21
- - Zeroom   У Xilinx в документе ug012 есть раздел, посвященны...   Apr 28 2006, 09:24
- - Evgeny_CD   Я действительно не совсем коректно поставил вопрос...   Apr 28 2006, 13:50
|- - Evgeny_CD   Цитата(Владимир @ Apr 28 2006, 18:29) ......   Apr 28 2006, 17:15
|- - Evgeny_CD   Цитата(PCB technology @ Apr 29 2006, 16:2...   Apr 29 2006, 18:50
- - Magnum   IMHO и по "спокойной" технологии можно р...   Apr 29 2006, 06:22
|- - Evgeny_CD   Цитата(Magnum @ Apr 29 2006, 10:22) IMHO ...   Apr 29 2006, 07:28
- - Владимир   ЦитатаВопрос в том, какая стратегия экономически в...   Apr 29 2006, 07:09
- - Magnum   На внутрених слоях в пределе получается VIA(0,2)+2...   Apr 29 2006, 07:41
- - Zeroom   Кстати, о VIA. Делал на своих платах переходные от...   May 3 2006, 08:04


Reply to this topicStart new topic
1 чел. читают эту тему (гостей: 1, скрытых пользователей: 0)
Пользователей: 0

 


RSS Текстовая версия Сейчас: 31st July 2025 - 00:02
Рейтинг@Mail.ru


Страница сгенерированна за 0.0137 секунд с 7
ELECTRONIX ©2004-2016