Необходимо реализовать 40-разрядный накапливающий сумматор. Входная шина 32 разряда, выходная тоже 32. Тактовая 20 МГц.
Проблема в том как это сделать. Если бы был до 32 разрядов, то входные 32 бита можно было в Integer преобразовать и потом складывать. Но функция преобразования типов больше 32 вроде бы не берет.
А вот с 40 желательно еще постараться уменьшить задержку при переносе разряда, чтобы не было конфликтов.
Наверняка, кто-нибудь да сталкивался с такой задачей. Подскажите, а?
Многоразрядный накапливающий сумматор, vhdl, принцип
Sep 10 2012, 18:48
