Сколько всё-таки стоят ПЛИС? Опции

[dryadae]

Сколько всё-таки стоят ПЛИС?
Хотелось бы знать, во сколько обойдётся знакомство с Stratix, Cyclone, Spartan и Virtex последних ревизий, а также что является наиболее доступным вариантом для частного разработчика? Я - не Рокфеллер, и знаю, что CPLD стоят 10-15$ за корпус. А как с этим обстоит дело у "старших братьев"?

[dryadae]

Простите, но я правда не знаю, что есть MMX-подобное ядро, и какое отношение оно имеет к блэкфину? Может, Вы BF с пентиумом перепутали?

Я говорю про SIMD-регистры и инструкции, впаянные в громоздкое ядро с расширенным набором команд.

Чем же Вы собираетесь от FPGA "отрубать лишние части"? Зубилом, что ли?

Старым добрым clk & 0
Шутка.

ADSP-BF537 STAMP не так уж дорог (во всяком случае, дешевле FPGA кита, на котором можно сделать видеокомпрессор).

Spartan 3E Kit=150$
[b]ADDS-BF537-EZLITE = 350$
ADDS-BF561-EZLITE = 495$
Вам достаточно?

Если на треть возможностей, зачем Вам 500 МГц? Уменьшите частоту в 3 раза, понизьте до минимума напряжение питания ядра - и будет Вам счастье.
А ещё есть у процессора такая команда - IDLE, которая позволяет во много-много раз уменьшить потребление ядра, когда оно не используется.

Вы хоть знаете, какой у Блакфина бешеный контекст? :?: :?: :?:
А куча статической памяти, на которой видеобуфер всё равно не сделаешь, а кушать она будет - о-го-го! И лишние регистры и блок с плавающей точкой, которые, как ни крути, никуда не уберёшь.

Я лично паяю паяльником ersa minitip под микроскопом. На 208 ногий корпус с шагом 0.5 мм уходит минут 5 -6. Без всякой волны - шлепаешь жалом по каждому выводу.

Но ведь это на PQFP? На BGA особенно не пошлёпаешь...

Сделанная на FPGA система такой обработки, я думаю, будет на порядок медленнее, чем на DSP с той же технологией изготовления. Т.е. чтобы достичь производительности DSP за 20$ Вам надо будет купить FPGA за 200$.

Фиг знает. Изучать ещё одно ядро (после x86 и Микрочипа), ещё один набор команд... Портировать под него алгоритмы... И всё это - без гарантии хорошего результата. Не знаю, не знаю...

Еще вызывает сильное сомнение эффективность поведенческого описания на VHDL (Вы же именно так собираетесь поступать, а не писать в виде списка компонентов?), что еще снизит быстродействие/увеличит размер и потребление.

Можно сделатьочень длинный конвейер 8)

ADшные процессоры жрут меньше FPGA, тут я со Stanislavom согласен, это пальцами на плате легко чувствуется.

А вот это - действительно дельное замечение. Не знала, если честно. Хотя, c другой стороны, и платы при этом наверняка напрягались не "по полной", делая две совершенно разные задачи. Правильно ли так сравнивать?