Можно ли подключить низковольтную 1,55В DDR2 память к Cyclone IV? Опции

[jks]

Нашел у микрона чипы DDR2 с напряжением питания 1,55-1,8В.

http://www.micron.com/~/media/Documents/Pr..._1_55V_DDR2.pdf

В доке нашел следующее:

Notes: 1. VDD, VDDQ, and VDDL must be within 300mV of each other at all times; this is not required
when power is ramping down.
2. VREF <= 0.6 × VDDQ; however, VREF may be => VDDQ provided that VREF <= 300mV.
3. Voltage on any I/O may not exceed voltage on VDDQ.

Значит ли это, что напряжения для I/O и ядра должны быть одинаковыми?
И что I/O выдерживают 1,8В при питании 1,5В?

Можно ли их прикрутить к Cyclone IV?
И какое питание назначить банкам в Cyclone IV 1,5 или 1,8В?
И если питать память от 1,55В, а банки Cyclone IV от 1,8В, то какой VREF?

[jks]

Если выходные драйверы используют тот же VREF, что и входные, то должен работать и на выход.
Минимальный порог на вход и на выход +/-125 мВ относительно VREF.
Максимальный уровни питания.

Иначе не совсем понятно как понять первые строки спецификации?

• VDD/VDDQ = 1.55V, 1.5–1.9V range
• Backward compatible with 1.8V DDR2
• JEDEC-standard 1.8V I/O (SSTL_18-compatible)

ПС:
Будет возможно работать с перекосом в отрицательную сторону.
И второй источник питания на дополнительное напряжение придется городить.

Было бы интересно запитать все от более низкого напряжения.
Может кто пробовал использовать SSTL18 при более низком напряжении?

[krux]

Если выходные драйверы используют тот же VREF, что и входные, то должен работать и на выход.
Минимальный порог на вход и на выход +/-125 мВ относительно VREF.
Максимальный уровни питания.

выходные драйверы никак не используют Vref. почитайте про DDR, SSTL, посмотрите зачем используется Vref, посмотрите на глазковые диаграммы, и подумайте, что будет с приемными буферами если Vref "внезапно" уйдёт на 300 mV вверх.

• Backward compatible with 1.8V DDR2
• JEDEC-standard 1.8V I/O (SSTL_18-compatible)

так и понимать.
если в дизайне, сделанном под 1,8В заменить микросхему памяти на эту - работать будет.

[jks]

выходные драйверы никак не используют Vref. почитайте про DDR, SSTL, посмотрите зачем используется Vref, посмотрите на глазковые диаграммы, и подумайте, что будет с приемными буферами если Vref "внезапно" уйдёт на 300 mV вверх.

Может и не будет работать. Но в графической GDDR как-то работает с несимметричным VREF-ом. У них VREF или 0,6 или 0,7*VDDQ.

[krux]

Может и не будет работать. Но в графической GDDR как-то работает с несимметричным VREF-ом. У них VREF или 0,6 или 0,7*VDDQ.

Вы оценивали, насколько при этом сузились границы валидного окна?
Хотя если оно работает на 200 МГц, или ниже, то да, вообще пофиг