Вопрос по разводке CLK на PCI Опции

[STT]

Здравствуйте. Я делаю PCI контролллер на Spartan2. У меня есть примеры разводки PCI устройств для Альтеры и контроллера на PLX. Так там где альтера вывод CLK подается в микросхему через резистор 33Ом и еще дорожка специально удлинена с помощью зигзага (зачем?). А в разводке на PLX без всяких резистров напрямую. Вопрос- зачем резистор, как лучше развести CLK?

[qwqw]

у меня уже готова плата, на ней длина CLK-ой дорожки меньше положеной(1,56" вместо положеных 2,5)
Устройство в принципе работает,но на нескольких новых материнских платах при записи по ДМА целевое устройство иногда не отвечает на свой адрес.
Очевидно мне надо пересчитать временные ограничения на вх/выходы сигналы с учетом моей длины дорожки.
При соблюдении параметров дорожек по спецификации на 1" приходится (150-190)ps задержки.
В пересчете на мои цифры получается, что CLK сдвигается влево на (2.5-1.56)*190=0.178 ns
Цифра очень маленькая(даже на фоне 7/11 нс. ограничений), чтобы она имела значение.
Но и для 2,5" из-за которых весь сырбор она составляет всего 0,475 ns
Насколько правомерен такой расчет поправки, если нет, то что еще надо учитывать?