Вы проводили замеры производительности при запуске кода из SRAM/FLASH? У меня вот получилось весьма неожиданно, что код из sram выполняется даже медленнее чем из flash, с включенным акселератором, естественно. Поэтому на размещение кода в ОЗУ на данном проце как-то сразу забил. А по теме - стоит задействовать раздельную структуру ОЗУ в F4. У меня вот переменные и стек по умолчанию идут в CCM, а если какой-то буфер нужно сделать доступным, например, для DMA - он явно кладется в секцию SRAM1 или 2. Непосредственно по оверлеям ничего советовать не буду - никогда их не реализовывал.
|