реклама на сайте
подробности

 
 
> Фазовый детектор, Разбираюсь с работой фазового детектора ADF4001
Makeda
сообщение Oct 17 2012, 12:08
Сообщение #1


Участник
*

Группа: Участник
Сообщений: 60
Регистрация: 9-08-12
Пользователь №: 73 076



Здравствуйте

Разбираюсь в работе фазового детектора ADF4001.

1) Подскажите, в чем заключается суть режима Fastlock Mode. Что записывать в разряды TIMER COUNTER CONTROL и CURRENT SETTING 2, CURRENT SETTING 1.
Цитата
Fastlock Mode 1

In this mode, the charge pump current is switched to the
contents of Current Setting 2. The device enters fastlock by
having a 1 written to the CP gain bit in the N counter latch. The
device exits fastlock by having a 0 written to the CP gain bit in
the AB counter latch.

Fastlock Mode 2

In this mode, the charge pump current is switched to the
contents of Current Setting 2. The device enters fastlock by
having a 1 written to the CP gain bit in the N counter latch. The
device exits fastlock under the control of the timer counter.
After the timeout period determined by the value in TC4 to
TC1, the CP gain bit in the N counter latch is automatically
reset to 0 and the device reverts to normal mode instead of
fastlock.


2) Какой сигнал переводит детектор в режим Power-Down? По описанию непонятно.
3) В чем разница между Initialization latch и Function latch?

Go to the top of the page
 
+Quote Post
 
Start new topic
Ответов
Makeda
сообщение Oct 18 2012, 08:39
Сообщение #2


Участник
*

Группа: Участник
Сообщений: 60
Регистрация: 9-08-12
Пользователь №: 73 076



Спасибо за ответ. Есть еще несколько вопросов.

Цитата
However, when the initialization latch is programmed, there is
an additional internal reset pulse applied to the R and N counters.This pulse ensures that the N counter is at a load point when
the N counter data is latched, and the device will begin counting
in close phase alignment.


Выходит нужно просто загрузить одинаковые значения в initialization latch и function latch?

Цитата
Аппаратно усыпляет микросхему сигнал CE. Если он прибит гвоздями к "1", то можно программно.
Вам power down всей микросхемы или только детектора?


Для начала интересует каким будет сигнал CE, если порт CE схемы ни к чему не подключен?

Цитата
Попробуйте CP Three-State бит


С этим понятно.

Цитата
А так, судя по описанию, биты PD1 и PD2.


Если к примеру CE PIN = 1, PD2 = 1, PD1 = 1. Выбран режим Synchronous Power-Down. Так вот интересно каким сигналом синхронно отключается питание.

Цитата
current setting (две штуки - два профиля. Я не использую обычно переключение между профилями). Ток детектора используется при расчётах петли. Общий принцип - чем больший ток обеспечивает детектор - тем меньшие номиналы резисторов в фильтре петли можно использовать - тем меньше внеполосные шумы синтезатора. Если детектору надо управлять несколькими ГУН с отличающейся чувствительностью по управлению и нет возможности скомпенсировать это усилением петли - тогда можно изменять ток детектора на разных поддиапазонах.


Тут интересует что записывать в function latch и Initialization lanch в биты отвечающие Current Setting 1 и 2. Я так понимаю по умолчанию используется Current Setting 1 (когда FastLock отключен). С его помощью задается ток на выходе CP пот таблице ниже?

Какие сопротивления имеются ввиду в таблице?

Пример кода хорош. Но там часть. Где увидеть полную версию. Скачал файл TC1-Oct-04-2012, зайдя по ссылке, но нужного не увидел.

Сообщение отредактировал Makeda - Oct 18 2012, 09:08
Эскизы прикрепленных изображений
Прикрепленное изображение
 
Go to the top of the page
 
+Quote Post



Reply to this topicStart new topic
1 чел. читают эту тему (гостей: 1, скрытых пользователей: 0)
Пользователей: 0

 


RSS Текстовая версия Сейчас: 20th August 2025 - 12:56
Рейтинг@Mail.ru


Страница сгенерированна за 0.01355 секунд с 7
ELECTRONIX ©2004-2016