72-bit DDR3 и контроль ошибок Опции

[vitan]

Перерыл весь jedec.
Кто-нибудь когда-нибудь делал память с ECC на 16-битных микросхемах? Чтобы в дополнительной микросхеме не использовалось половина разрядов? Есть где на это посмотреть? Есть ли какие-то подводные камни или рекомендации на эту тему?

[Ant_m]

Думаю что съеэкономить не получиться И придется задействовать 6 корпусов по 16 бит.
ECC, для надежности, должно быть сделано на отдельной микросхеме. Иначе это пародия получится.

[vitan]

Шесть? Почему?
Сэкономить пытаемся путем установки 16-битных. На 64 бита выходит 4 штуки. Остается подключить еще 8 бит. Вот и хочется не плодить номенклатуру и обойтись одним типом. Откуда шесть?

Или таки не получится из-за технических ограничений? Я первый раз делаю DDR3, и пока не знаю абсолютно всех тонкостей.

[Victor®]

Шесть? Почему?
Сэкономить пытаемся путем установки 16-битных. На 64 бита выходит 4 штуки. Остается подключить еще 8 бит. Вот и хочется не плодить номенклатуру и обойтись одним типом. Откуда шесть?

Или таки не получится из-за технических ограничений? Я первый раз делаю DDR3, и пока не знаю абсолютно всех тонкостей.

Хоть бы сказали какой хост...
Не все будут с 16-битной геометрией + ЕЦЦ работать.
Иви Бридж не может, например....
Так что смотрите внимательно.

И еще наводка - Micron TwinDie....

[vitan]

Хоть бы сказали какой хост...
Не все будут с 16-битной геометрией + ЕЦЦ работать.

Таак... Это, собственно, почему?
А так - freescale p4080. Саппорт говорит, что все в порядке, и так уже кто-то делал. При этом никаких особых моментов нету. Это логично.

Иви Бридж не может, например....
Так что смотрите внимательно.

Что именно он не может? Не может с 16-битными вообще, или с 16-битными + ECC?
Если вообще, то все понятно.

И еще наводка - Micron TwinDie....

Ммм... Это то, что в jedec называют stacked/dual die? Не очень понимаю, как это может помочь? С точки зрения применения это же все равно один корпус. Вы говорите про эту мифическую надежность? Чем этот случай отличается от обычной микросхемы? Только разными подложками? Ну и что? Если сгорит одна подложка, то кто может гарантировать, что вторая не сгорит? Ну да, вероятность на первый взгляд меньше только потому что подложки разные, но кто это может гарантировать?
В общем, я это все к тому, что я не считаю применение ECC нужным только ради надежности. Скорее я бы говорил о безошибочности. Точнее даже о снижении количества ошибок. Думаю, не стоит в этот вопрос подмешивать надежность, это, все-таки, более широкое понятие.

[Victor®]

Таак... Это, собственно, почему?
А так - freescale p4080. Саппорт говорит, что все в порядке, и так уже кто-то делал. При этом никаких особых моментов нету. Это логично.


Что именно он не может? Не может с 16-битными вообще, или с 16-битными + ECC?
Если вообще, то все понятно.


Ммм... Это то, что в jedec называют stacked/dual die? Не очень понимаю, как это может помочь? С точки зрения применения это же все равно один корпус. Вы говорите про эту мифическую надежность? Чем этот случай отличается от обычной микросхемы? Только разными подложками? Ну и что? Если сгорит одна подложка, то кто может гарантировать, что вторая не сгорит? Ну да, вероятность на первый взгляд меньше только потому что подложки разные, но кто это может гарантировать?
В общем, я это все к тому, что я не считаю применение ECC нужным только ради надежности. Скорее я бы говорил о безошибочности. Точнее даже о снижении количества ошибок. Думаю, не стоит в этот вопрос подмешивать надежность, это, все-таки, более широкое понятие.

1) Ivy Bridge не поддерживает 16-бит + ЕСС (по моему я так и написал)
2) Я про надежность вообще ничего не говорил - тем более мифическую.
3) Мне Twin Die очень помог (причем Micron делает их разными способами для х8, х16, х32)
У меня вместо 18 чипов (2 рэнка из х8 чипов) на один канал получилось 9. Чувствуете разницу?
Структура как в JEDEC Standard No. 21C Page 4.20.21-D3 (4_20_21_AnnexDR21A.pdf)


С P4080 дело было года 3 назад (ставилось 9 штук MT41J512M8THD - тоже TwinDie). Но проект остался на бумаге.