Инверсия сигнала Опции

[quandr]

Столкнулся с проблемой в FPGA. Нужно по команде инвертировать тактовый сигнал внутри чипа. Попытался сделать это элементом "исключающее или". Но Квартус ругается.
Warning: (Medium) Rule C104: Clock signal source should drive only clock input ports. Found 1 nodes related to this rule.
Чем его еще можно инвертировать?

[Victor®]

Столкнулся с проблемой в FPGA. Нужно по команде инвертировать тактовый сигнал внутри чипа. Попытался сделать это элементом "исключающее или". Но Квартус ругается.
Warning: (Medium) Rule C104: Clock signal source should drive only clock input ports. Found 1 nodes related to this rule.
Чем его еще можно инвертировать?

Какая-то странная задумка...
По другому нельзя?
Можно использовать DDR-триггер и инвертировать по данным, например.
Деталей зачем это надо Вы не предоставили - поэтому ничего конкретного не посоветуешь.
Кроме этого надо синхронизировать "команду" иначе будут глитчи.

P.S.
У Xilinx смотрите ODDR.
Вкратце:
D1 <= INV_CMD;
D2 <= NOT(INV_CMD);

[DmitryR]

Надо из PLL вывести прямой и инверсный сигналы и мультиплексировать их специальным мультиплексором. В Альтере примитив называется clkmux, например.

[Victor®]

Надо из PLL вывести прямой и инверсный сигналы и мультиплексировать их специальным мультиплексором. В Альтере примитив называется clkmux, например.

PLL не на всякой частоте будет работать, в отличии от DDR (хоть 0.0000000000000001 Hz )