Инверсия сигнала Опции

[quandr]

Столкнулся с проблемой в FPGA. Нужно по команде инвертировать тактовый сигнал внутри чипа. Попытался сделать это элементом "исключающее или". Но Квартус ругается.
Warning: (Medium) Rule C104: Clock signal source should drive only clock input ports. Found 1 nodes related to this rule.
Чем его еще можно инвертировать?

[SM]

Столкнулся с проблемой в FPGA. Нужно по команде инвертировать тактовый сигнал внутри чипа. Попытался сделать это элементом "исключающее или". Но Квартус ругается.
Warning: (Medium) Rule C104: Clock signal source should drive only clock input ports. Found 1 nodes related to this rule.
Чем его еще можно инвертировать?

Наиболее правильное решение, если вносимые логикой джиттер и/или задержки для задачи по барабану, как это чаще всего бывает, просто забить на данный Warning, и сделать как делали. Это не ругань, это предупреждение, говорящее Вам, что в проекте имеется заход клока в логику. Он является "руганью", когда это получилось случайно, а когда по задумке - то просто информация. Не надо бояться клоков, прошедших через гейты, надо уметь правильно с ними работать.

Только, в таком случае, не забудьте при указании констрейнов аккуратно объявить оба клока, и если имеется переход из домена, тактируемого исходным клоком, и клоком, прошедшим через логику, объявить клоки в одной группе, чтобы квартус соблюл холды. Это раз. И два - если речь именно про управляемую инверсию клока - то надо сделать безглитчевый мультиплексор прямого и инверсного сигнала, а не просто управлять через исключающее "ИЛИ", либо управление инверсией тактировать от клока, прошедшего через гейт, с той же целью, безглитчевости.