реклама на сайте
подробности

 
 
> Инверсия сигнала
quandr
сообщение Jan 2 2013, 09:22
Сообщение #1


Участник
*

Группа: Участник
Сообщений: 50
Регистрация: 4-09-10
Пользователь №: 59 282



Столкнулся с проблемой в FPGA. Нужно по команде инвертировать тактовый сигнал внутри чипа. Попытался сделать это элементом "исключающее или". Но Квартус ругается.
Warning: (Medium) Rule C104: Clock signal source should drive only clock input ports. Found 1 nodes related to this rule.
Чем его еще можно инвертировать?
Go to the top of the page
 
+Quote Post
 
Start new topic
Ответов
Костян
сообщение Jan 3 2013, 08:24
Сообщение #2


Знающий
****

Группа: Свой
Сообщений: 740
Регистрация: 24-07-06
Из: Minsk
Пользователь №: 19 059



Есть же специальные Clock MUX. C PLL вытягиваете 0 и 180 градусов clock и подаете на такой MUX
Go to the top of the page
 
+Quote Post
warrior-2001
сообщение Jan 8 2013, 11:16
Сообщение #3


Местный
***

Группа: Свой
Сообщений: 375
Регистрация: 9-10-08
Из: Таганрог, Ростовская обл.
Пользователь №: 40 792



Цитата(Костян @ Jan 3 2013, 12:24) *
Есть же специальные Clock MUX. C PLL вытягиваете 0 и 180 градусов clock и подаете на такой MUX


Когда-то давно уже писал об этом подробно - не стоит двигать фазу на PLL в ПЛИС Альтера, если нужен предельный температурный режим.
Наблюдал сбои на минусе. Если можно решить вопрос использованием другого фронта той же частоты - лучше сделать именно так.
В большинстве случаев достаточно на плате сделать клоковое кольцо. Обязательно с клокового выхода и на клоковый пин. Ну или сдвигать частоты на источниках.
Разумеется все вышесказанное актуально для частот выше 100 МГц.


--------------------
Глупцы игнорируют сложность. Прагматики терпят ее. Некоторые могут избегать ее. Гении ее устраняют.
Go to the top of the page
 
+Quote Post
Костян
сообщение Jan 8 2013, 15:07
Сообщение #4


Знающий
****

Группа: Свой
Сообщений: 740
Регистрация: 24-07-06
Из: Minsk
Пользователь №: 19 059



QUOTE (warrior-2001 @ Jan 8 2013, 09:16) *
Когда-то давно уже писал об этом подробно - не стоит двигать фазу на PLL в ПЛИС Альтера, если нужен предельный температурный режим.

Похоже на ошибку разработчиков PLL

QUOTE
В большинстве случаев достаточно на плате сделать клоковое кольцо. Обязательно с клокового выхода и на клоковый пин. Ну или сдвигать частоты на источниках.
Разумеется все вышесказанное актуально для частот выше 100 МГц.

Поясните подробнее, пожалуйста. Ничего не понятно, как инвертировать в данном случае клок, чем сдвигать частоты источника ?
Go to the top of the page
 
+Quote Post
warrior-2001
сообщение Jan 10 2013, 06:40
Сообщение #5


Местный
***

Группа: Свой
Сообщений: 375
Регистрация: 9-10-08
Из: Таганрог, Ростовская обл.
Пользователь №: 40 792



Цитата(Костян @ Jan 8 2013, 19:07) *
Похоже на ошибку разработчиков PLL

Не думаю, что разработчики IP блока альтеры так уж виноваты. Дело скорее всего именно в железе. А так как речь идет о Стратиксах 2-3, то любой баг был бы оперативно устранен альтерой в части железа. Видимо действительно не тянут кристаллы такие вещи.

Цитата(Костян @ Jan 8 2013, 19:07) *
Поясните подробнее, пожалуйста. Ничего не понятно, как инвертировать в данном случае клок, чем сдвигать частоты источника ?


Если нужен действительно совет, то надо сперва понять, зачем необходима инверсия и какой порядок частот. Если частоты 100+ МГц, то необходимо схемотехническое решение. Гугл в помощь по источникам синхросигналов.
Если инверсия всегда на 180 градусов, то можно в зависимости от задачи брать разные фронты частоты. Можно воспользоваться pll.
Не рекомендую делать на логике, ибо со временем частота может подрасти и схема перестанет работать.


--------------------
Глупцы игнорируют сложность. Прагматики терпят ее. Некоторые могут избегать ее. Гении ее устраняют.
Go to the top of the page
 
+Quote Post



Reply to this topicStart new topic
1 чел. читают эту тему (гостей: 1, скрытых пользователей: 0)
Пользователей: 0

 


RSS Текстовая версия Сейчас: 31st July 2025 - 21:07
Рейтинг@Mail.ru


Страница сгенерированна за 0.0147 секунд с 7
ELECTRONIX ©2004-2016