реклама на сайте
подробности

 
 
> Xilinx MIG 1.7 RLDRAM большая задержка, Баг или фича? Миф или реальность?
Muscat
сообщение Jan 10 2013, 09:55
Сообщение #1


Местный
***

Группа: Свой
Сообщений: 277
Регистрация: 8-04-09
Из: Москва
Пользователь №: 47 382



Тема на Xilinx
http://forums.xilinx.com/t5/MIG-Memory-Int...ght/false#M3406

Для тех, кто не понял мой кривой английский -
Есть задача использовать RLDRAM, начал использовать. Но столкнулся с такой проблемой - задумчивость корки нивелирует преимущество RLDRAM.

То есть после подачи команды через user_interface корка думает 80нс,прежде чем сплюнуть команду в память. Память ей шустро отвечает за 20нс, что соответствует ожидаемому и написанному в мануале. А потом корка думает еще 45нс, прежде чем выдать данные наружу.

Веселый цветной скриншот вейформ из Альдека
http://img217.imageshack.us/img217/5656/rldram.png

В результате вместо 20нс имеем 145, что не лезет ни в какие ворота.
Задержка не связана с рефрешем памяти, не зависит от способа адресации - обращаюсь ли я последовательно к разным банкам одного адреса или к одним и тем же банкам разных адресов.

- Корка MIG 1.7
- Память Micron MT49H8M36.
- Моделирование в Aldec 9.1

Доктор, что я делаю не так?


--------------------
Because it's there
Go to the top of the page
 
+Quote Post
 
Start new topic
Ответов
Bad0512
сообщение Jan 10 2013, 10:59
Сообщение #2


Знающий
****

Группа: Свой
Сообщений: 802
Регистрация: 11-05-07
Из: Томск
Пользователь №: 27 650



Цитата(Muscat @ Jan 10 2013, 16:55) *
Тема на Xilinx
http://forums.xilinx.com/t5/MIG-Memory-Int...ght/false#M3406

Для тех, кто не понял мой кривой английский -
Есть задача использовать RLDRAM, начал использовать. Но столкнулся с такой проблемой - задумчивость корки нивелирует преимущество RLDRAM.

То есть после подачи команды через user_interface корка думает 80нс,прежде чем сплюнуть команду в память. Память ей шустро отвечает за 20нс, что соответствует ожидаемому и написанному в мануале. А потом корка думает еще 45нс, прежде чем выдать данные наружу.

Веселый цветной скриншот вейформ из Альдека
http://img217.imageshack.us/img217/5656/rldram.png

В результате вместо 20нс имеем 145, что не лезет ни в какие ворота.
Задержка не связана с рефрешем памяти, не зависит от способа адресации - обращаюсь ли я последовательно к разным банкам одного адреса или к одним и тем же банкам разных адресов.

- Корка MIG 1.7
- Память Micron MT49H8M36.
- Моделирование в Aldec 9.1

Доктор, что я делаю не так?

В общем всё так и должно быть как на картинке.Не совсем понимаю почему данное обстоятельство "нивелирует преимущество"? Преимущество RLDRAM над (к примеру) обычным SDRAM заключается в том, что при случайно изменяющемся адресе (непредсказуемо) вы будете иметь в среднем те же 21 нС на каждый доступ по времени. Что мешает не дождавшись ответа от предыдущей команды запихать в контроллер следующую?
Наверняка это предусмотрено протоколом корки.
Go to the top of the page
 
+Quote Post



Reply to this topicStart new topic
1 чел. читают эту тему (гостей: 1, скрытых пользователей: 0)
Пользователей: 0

 


RSS Текстовая версия Сейчас: 25th July 2025 - 08:17
Рейтинг@Mail.ru


Страница сгенерированна за 0.01374 секунд с 7
ELECTRONIX ©2004-2016