Синхронизация нескольких плат Опции

[alexeypopov]

Уперся в следующую проблему, необходима помощь!
Устройство состоит из 5 совершенно одинаковых плат собранных на FPGA Cyclone IV GX (EP4CGX75DF27С7), все платы оцифровывают входные сигналы. Проблема в том, что платы должны оцифровывать сигналы в одно и тоже время, синхронно. Как синхронизировать работу всех плат?

[alexeypopov]

По моим соображениям, чтобы все эти 5 плат захватили данные в определенное время причем синхронно, то не возможно в каждой плате вести отсчет времени непосредственно по клоку который будет делать каждая PLL в этой плате. Необходимо сначала в каждой плате PLLкой подогнать синхросигнал к одному значению частоты и фазы и не важно за какое время каждая PLL это сделает, лишь бы они точно подстроились в пределах 1мс установки. Затем необходимо посылать сигнал (захват данных) на все эти платы, которые в свою очередь будут его ловить с помощью уже подстроенных клоков (что-то вроде следящей системы), поймав его делать выборки.

Скорее всего нет. Вам прийдется еще давать сигнал старта.

Синхронизировать платы лучше всего от одного источника, соединяя дальше платы цепочкой. Т.е PLLout одной платы идет на PLLin другой.

Разность фаз иногда не нужно выравнивать. Зависит от задачи. Разность фаз можно компенсировать в цифре.

Как разность фаз можно компенсировать в цифре? Что имелось в виду? Подстройкой фазы в PLL или непосредственно логикой?

Сообщение отредактировал alexeypopov - Jan 17 2013, 12:58

[bogaev_roman]

Допустим мы имеем 2 ПЛИС которые имеют одинаково настроенные PLL (вход 80MHz, выход 200MHz). Пусть входной клок 80MHz на вторую ПЛИС придет с задержкой 3ns. Значит ли это, что полученные 200MHz клоки будут также сдвинуты на 3ns?

Если фронт/срез входной частоты задержан на 3нс (источник один), то да (ну +/- дельта).

Ну правильно же написали, подать на все платы сигнал тактовой частоты, чтобы синхронизировать все платы по фронту. И затем на все платы подать еще один сигнал запуска собственно преобразования, тогда все платы начнут работать синхронно с точностью до фазы.

Тактовая никогда не будет иметь одинаковую задержку, поэтому в реальном режиме времени фаза сигналов будет зависеть от нее, сигнал запуска тоже будет иметь разную задержку.
Вот проект с которым я сейчас работаю - 4 ПЛИС, высокая общая частота подается на все плис - выровненности нет, есть мастер-плис который пингует все плисины и вычисляет реальные задержки и раздает их остальным. Все ПЛИС в результате имеют синхронную низкую частоту (формируемую на основе полученных данных и общей высокой частоты с помощью счетчика) с точностью до одного такта высокой. В принципе можно было бы вычислить эту задержку и все засинхронизировать с помощью настроек фаз входных pll, но при существенном изменении входной тактовой вся схема летит из-за того, что сдвиг по фазе завязан на значении частоты.