Потребление FPGA в зависимостях, от частоты тактирования, от величины проекта Опции

[Goose]

Всем доброго времени суток,
Как правильно оценивать потребление плис с одной стороны,

а с другой хотелось бы уметь прикидывать значение потребления в зависимости от частоты тактирования, а так же понимать какая часть мощности идет именно на логику (то есть часть мощности расходуется вне зависимости от логики)

к примеру есть проект (некоторого размера) с частотой клока 10МГц, плис рассеивает к примеру 3Вт, и мы решим увеличить частоту в 10 раз, какого ожидать потребления?

заранее благодарю

[telix]

Ну да, не скажу точно почему но у Virtex7 ток покоя составляет амперы.
Да он не зависит от размеров проекта.

Сообщение отредактировал telix - Jan 25 2013, 12:25