SG-DMA в режиме Stream To Memoy Опции

[Acvarif]

Есть необходимость перегружать кучу байт из пользовательской двухпортовой памяти в SDRAM+NIOS. Для этой цели в пользовательсой логике имеются импульсы периодом ~ 100 нс по фронтам которых предполагается организовать пересылку данных (16 бит) в SDRAM. Далее все компонуется и по Ethernet должно идти далее в комп.
Для этого попытался сворганить в SOPC SG-DMA (Stream To Memory) + Avalon Straming Source. Получил непонятные ошибки. Разрядность нин в SG-DMA и Avalon Straming Source поставил 16 бит.

Подскажите пожалуйста как правильно. Пробовал по разному (менял оличество бит источника приемника и др.) Не получается. Помог бы простой пример реализации в SOPC подобной схемы.
Нужен ли для этой цели еще и FIFO? Или можно будет обойтись только Avalon Straming Source+пользовательская логика полагаясь на внутреннюю FIFO SG-DMA?

[Копейкин]

Прошу подсказать, где ошибся...
Использую аналогичный SG-DMA stream-to-memory.
QII 9.1sp2
Идея: SG-DMA пишет постоянно из потока в память, дескрипторы (16 шт) закольцованы и нужны прерывания каждые 8 пройденых дескрипторов.
Дескрипторы указывают на память, выделенную под область данных в отправляемых далее пакетах. Т.е. память не сплошная, поэтому 16 дескрипторов, по числу пакетов.
Пока 8 заполняются, 8 передаются. Такой вот пинг-понг...

CODE

int AD7760_prepare_sgdma()
{
ad7760_sgdma = alt_avalon_sgdma_open(SGDMA_1_NAME);

// check
if( ad7760_sgdma == NULL)
{
//TRACE_STR("--> Failed to open SG_DMA_1 Stream-to-memory!\r\n");
return (-1);
}

alt_avalon_sgdma_register_callback(
ad7760_sgdma,
AD7760_callback,
(ALTERA_AVALON_SGDMA_CONTROL_PARK_MSK |
ALTERA_AVALON_SGDMA_CONTROL_IE_GLOBAL_MSK |
ALTERA_AVALON_SGDMA_CONTROL_IE_MAX_DESC_PROCESSED_MSK |
(8<<ALTERA_AVALON_SGDMA_CONTROL_MAX_DESC_PROCESSED_OFST) ),
NULL);

return 0;
}

Дескрипторы:

CODE

void AD7760_prepare_loop_descr_chain()
{
int i;

for( i = 0; i<16; i++ )
{
alt_avalon_sgdma_construct_stream_to_mem_desc(
adchi_desc[i],
(i < 15) ? adchi_desc[i+1] : adchi_desc[0],
(alt_u32*)pFastPacket[i]->data, // Area in external SRAM
FAST_PACKET_BODY_SIZE_BYTES, // in bytes
0 ); // non-fixed write address
}

adchi_desc[0]->control |= ALTERA_AVALON_SGDMA_DESCRIPTOR_CONTROL_OWNED_BY_HW_MSK; // Last-first descriptor
}

Стартуем

CODE

void AD7760_start_sgdma()
{
alt_avalon_sgdma_do_async_transfer( ad7760_sgdma, adchi_desc[0] );
}

Функция AD7760_callback() только устанавливает флаги для главного цикла приложения.
Проблема в том, что прерывание приходит, но (судя по времени) когда всё кольцо из 16 дескрипторов выполнится 16 раз.

Сейчас переделал под обработку одного выполненного дескриптора и процессором отсчитываю 8 прерываний, всё работает но некрасиво, самому не нравится.
Где промахнулся,а ???

[Acvarif]

Дескрипторы указывают на память, выделенную под область данных в отправляемых далее пакетах. Т.е. память не сплошная, поэтому 16 дескрипторов, по числу пакетов.
Пока 8 заполняются, 8 передаются. Такой вот пинг-понг...

Если далее отправляются Ethernet пакеты то не нужен пинг-понг и прерывания. Нужно организовать всего-лишь задержку начала передачи пакетов после начала заполнения памяти, тоесть после выполнения команды

Код

alt_avalon_sgdma_do_async_transfer( ad7760_sgdma, adchi_desc[0] );

Все будет крутиться почти одновременно. Единственное, скорость заполнения должна быть в районе скорости передачи. Если это Ethernet 100Base то скорость заполнения должна быть примерно такая-же

Сообщение отредактировал Acvarif - Jan 30 2013, 15:05