Как объективно сравнить FPGA различных производиттелей ? Опции

[okela]

Пытаюсь оценить ресурсы FPGA различных производителей, но натолкнулся на некоторую путаницу в параметрах.
Например емкость логических элементов у Altera и Xillinx оценивают в логических ячейках (Logic Cells), а у Actel - в системных вентилях (system gates). Я так понимаю, что это совершенно разные единицы. Хотелось бы узнать их соотношения.
И вообще: что хорошего кто может сказать про FPGA от Actel ?

[dvladim]

Пытаюсь оценить ресурсы FPGA различных производителей, но натолкнулся на некоторую путаницу в параметрах.
Например емкость логических элементов у Altera и Xillinx оценивают в логических ячейках (Logic Cells), а у Actel - в системных вентилях (system gates). Я так понимаю, что это совершенно разные единицы. Хотелось бы узнать их соотношения.

Базовая единица сейчас это 4-х входовой LUT плюс триггер (LUT4)
Примерные соотношения таковы:
ALM Altera (как в Stratix II - Stratix IV) = 2.5 * LUT4
ALM Altera (в Stratix V) = 2.65 * LUT4 (двойной комплект триггеров добавляет 6%)
6-ти входовой LUT Xilinx (Spartan 6, Virtex 6) = 1.6 * LUT4 (или 1.8 я точно не помню)
20 system gates = 1 * LUT4

Плюс ко всему нужно учитывать памяти и умножители.

[yes]

Базовая единица сейчас это 4-х входовой LUT плюс триггер (LUT4)
Примерные соотношения таковы:
ALM Altera (как в Stratix II - Stratix IV) = 2.5 * LUT4
ALM Altera (в Stratix V) = 2.65 * LUT4 (двойной комплект триггеров добавляет 6%)
6-ти входовой LUT Xilinx (Spartan 6, Virtex 6) = 1.6 * LUT4 (или 1.8 я точно не помню)
20 system gates = 1 * LUT4

Плюс ко всему нужно учитывать памяти и умножители.

в спрашиваемых актелах вообще LUTа нету, как будете сравнивать?
даже больше - там и триггера явного нету

[dvladim]

в спрашиваемых актелах вообще LUTа нету, как будете сравнивать?
даже больше - там и триггера явного нету

По System Gates