Учет задержек на переходных в PCB Editor включается в Setup->Constraints->Modes... вкладка Electrical Options опция Z-Axis Delay. При этом учитывается реальный стэк слоев, так что не забудьте корректно его определить при использовании такой опции. Искажения... не знаю точно, как моделируются, но видимо моделируются, раз в SigXplorer переходные предусмотрены и из дизайна в топологию извлекаются. Можете сравнить, нарисовать пару идентичных топологий, одну с переходным, вторую без. Разница я думаю будет мизерной, но будет.
|