Есть ли в Allegro способ отследить искажения и задержки, вносимые переходными отверстиями? Можно ли это сделать в PCB Editor или это настраивается в SigXplorer?

Учет задержек на переходных в PCB Editor включается в Setup->Constraints->Modes... вкладка Electrical Options опция Z-Axis Delay. При этом учитывается реальный стэк слоев, так что не забудьте корректно его определить при использовании такой опции.
Искажения... не знаю точно, как моделируются, но видимо моделируются, раз в SigXplorer переходные предусмотрены и из дизайна в топологию извлекаются. Можете сравнить, нарисовать пару идентичных топологий, одну с переходным, вторую без. Разница я думаю будет мизерной, но будет.

Большое спасибо.
А задержка будет учитываться, исходя из той модели VIA, которая в Allegro по умолчанию для данных её размеров или эту модель надо где-то описать/создать?
И что Вы имели в виду под "корректно определить стек"

Задержка будет рассчитываться исходя из размеров переходного, т.е. его длины(глубины). А его размеры такие же, как толщина платы, которая задается в стэке слоев - там определяется полная толщина платы как сумма всех ее слоев, медных и диэлектрических. Поэтому его и надо определить, по крайней мере задать корректную толщину.
Да, наверно стоит заметить, что все эти телодвижения актуальны на мультигигагерцовых дизайнах... Подумайте - оно Вам точно надо?

То есть, дополнительных телодвижений по настройке этого параметра не требуется
На 10 Гбитах при толщине платы 4 мм, думаю, задержка на VIA длиной 4 мм будет весьма существенной

Вы с топа на боттом 10Гбит перебрасываете? Если нет, то учтите, что торчащий в никуда кусок (или оба) лучше бы убрать. Либо бекдриллингом, либо уже межслойные переходные делайте.
При моделировании также можно выбрать один из двух (емнип) способов представления переходных, результаты от этого также зависят.

4мм плата? Жестоко Вы... Главное не закладывайте в проект ни одного выводного компонента, потомучто замонтировать не получится

Даладна, намана.
Уменя вон, на 3 мм стоят с двух сторон навстречу кожуха для SFP с расстоянием в пяток мм друг от друга, и ничего, ежики плачут, но лезут на кактус. Проблема будет, если после стольких трудов монтажников оно не заработает именно по причине проблем с моделированием...

Жалко ежиков...
А если серьезно, то не каждое производство изготовит плату такой толщины. И большой вопрос - что делать со сверловкой такой платы, особенно когда речь о переходных отверстиях... 1:16 для высокоточных и 1:10 для обычных плат ограничат диаметр сверловки на уровне 0.4мм и то не факт. В общем я бы сильно подумал над конструкцией, прежде чем начинать делать такую плату.

Плюсую. Разве что спасут межслойные...

С торчащим куском учтём, спасибо
С конструкцией всё норм, первая ревизия уже изготовлена, китайцы сделали, из сквозных только разъёмы под запрессовку

10 Гига лучше моделировать в Sigrity, чем в SigXP. Переходные отверстия конечно моделируются, автоматически создаётся spice модель, но в Sigrity более аккуратный field solver.