есть какие-либо функциональные отличия между ProASIC3E и ProASIC3L?, кроме flash_freeze и разного питания Опции

[yes]

напрягает, что pdb для ProASIC3L грузится в ProASIC3E и работает. но иногда глючит

вопрос - глючит из-за дизайна или из-за отличия чипов?

с одной стороны, маркировка L не-L и спидгрейд наносится на чип после корпусирования, то есть можно предположить, что кристаллы внутрь запихиваются с одной пластины, а потом сортируются, но уверенности в этом нет

на одних (на них отлаживался проект) платах были чипы L с STD грейдом, на других поставили не-L с грейдом -1 (которые вроде бы побыстрее)
питание одинаковое 1.5В, FF не используется

возможно, что hold-ы нарушаются, или какая-то еще беда,
по-хорошему нужно пересинтезировать для не-L (что сейчас и делаю), но две прошивки и их соответстветвие платам вызовет большие проблемы для производства

также у меня смутное воспоминание, что где-то видел документ с отличиями L от неL, прежде всего в BRAM, но ничего такого найти не могу

-------------------

вопросы:

есть ли отличия? и документ с описанием отличий?

можно ли сделать единую прошивку для L (std) и E (-1), чтоб гарантированно проверил ее STA на холды и сетапы? температурный диапазон можно взять поуже - например коммерческий, или даже его поджать 10С-60С достаточно

[yes]

кстати, продолжая разбираться с этой темой, заметил, что хоть E -1 грейда по даташиту быстрее, то по отчетам STA у L STD получаются слаки на 10-15% лучше.
это проверено на двух дизайнах - один LEON3, другой некий свой код, который я не могу обсуждать.

[skv]

кстати, продолжая разбираться с этой темой, заметил, что хоть E -1 грейда по даташиту быстрее, то по отчетам STA у L STD получаются слаки на 10-15% лучше.
это проверено на двух дизайнах - один LEON3, другой некий свой код, который я не могу обсуждать.

В этом нет ничего удивительного. Это более новое семейство и выполнено по более жеским технологическим нормам. Внутренние задержки, и в первую очередь на связях, меньше.
Некоторые параметры для SDT у L лучше, чем у -1 у E