Цифровой фильтр на ПЛИС Опции

[Zamir]

Здравствуйте все!
Такой вопрос. Есть отладочная плата для плис циклон3 и примочка к нему-плата с АЦП и ЦАП (Снимок5). Хочу разобраться с цифровыми фильтрами. В матлабе создали фильтр IIR. настроил как показано на Снимке2. Из этого файла генерим VHDL файл. Компилируем его в квартусе. Далее на вход АЦП подаем синусоидальный сигнал с частотой 600КГц. Оцифрованный сигнал подаем на вход фильтра. Выход фильтра соединяем на вход ЦАП.(Снимок1). На выходе ЦАП получаем что то непонятное... (снимок4). При увеличении частоты амплитуда сигнала на выходе ЦАП не уменьшается т.е. фильтр не работает. Что делаю не так?

Эскизы прикрепленных изображений

 

[litv]

Если бы для разработки ЦФ нужно было нажать только кнопку в Матлабе.....

Нужно ВСЁ.
Не видел еще человека который проектировал ПЛИС и не умел моделировать VHDL.

У Вас блин ошибки могут быть в тактовых импульсах.... Вы их видели ???, или только кнопку нажали, причем нажали в матлабе
а требуете от плис. По каким фронтам защелкивается данные АЦП или ЦАП, в доп коде они или беззнаковом????

Уметь самому писать и моделировать VHDL.
Выбирать разрядность с фиксированной точкой.
Смотреть сигналы внутри ПЛИС с signal tap и....

Работа с АЦП и ЦАП - море нюансов .
Начните с моделирования , оно проще.