как отловить в каком месте ставится latch? Опции

[GAYVER]

суммари:
Device Utilization Summary:
Number of Slice Registers - 4,631
Number used as Flip Flops - 4,630
Number used as Latches - 1
.....

синтез репорт:

CODE

Device utilization summary:
---------------------------
Selected Device : 6vlx195tff1156-1

Slice Logic Utilization:
Number of Slice Registers: 4816 out of 249600 1%
Number of Slice LUTs: 4488 out of 124800 3%
Number used as Logic: 3500 out of 124800 2%
Number used as Memory: 988 out of 48640 2%
Number used as SRL: 988

Slice Logic Distribution:
Number of LUT Flip Flop pairs used: 6227
Number with an unused Flip Flop: 1411 out of 6227 22%
Number with an unused LUT: 1739 out of 6227 27%
Number of fully used LUT-FF pairs: 3077 out of 6227 49%
Number of unique control sets: 181

IO Utilization:
Number of IOs: 440
Number of bonded IOBs: 344 out of 600 57%

Specific Feature Utilization:
Number of Block RAM/FIFO: 3 out of 344 0%
Number using Block RAM only: 3
Number of BUFG/BUFGCTRLs: 4 out of 32 12%

мап репорт:

CODE

Design Summary
--------------
Number of errors: 0
Number of warnings: 358
Slice Logic Utilization:
Number of Slice Registers: 4,631 out of 249,600 1%
Number used as Flip Flops: 4,630
Number used as Latches: 1
Number used as Latch-thrus: 0
Number used as AND/OR logics: 0
Number of Slice LUTs: 3,955 out of 124,800 3%
Number used as logic: 2,931 out of 124,800 2%
Number using O6 output only: 2,255
Number using O5 output only: 33
Number using O5 and O6: 643
Number used as ROM: 0
Number used as Memory: 984 out of 48,640 2%
Number used as Dual Port RAM: 0
Number used as Single Port RAM: 0
Number used as Shift Register: 984
Number using O6 output only: 984
Number using O5 output only: 0
Number using O5 and O6: 0
Number used exclusively as route-thrus: 40
Number with same-slice register load: 39
Number with same-slice carry load: 1
Number with other load: 0

Slice Logic Distribution:
Number of occupied Slices: 1,781 out of 31,200 5%
Number of LUT Flip Flop pairs used: 5,224
Number with an unused Flip Flop: 898 out of 5,224 17%
Number with an unused LUT: 1,269 out of 5,224 24%
Number of fully used LUT-FF pairs: 3,057 out of 5,224 58%
Number of unique control sets: 183
Number of slice register sites lost
to control set restrictions: 705 out of 249,600 1%

IO Utilization:
Number of bonded IOBs: 440 out of 600 73%
Number of LOCed IOBs: 440 out of 440 100%
IOB Flip Flops: 164
IOB Master Pads: 12
IOB Slave Pads: 12

Specific Feature Utilization:
Number of RAMB36E1/FIFO36E1s: 3 out of 344 1%
Number using RAMB36E1 only: 3
Number using FIFO36E1 only: 0
Number of RAMB18E1/FIFO18E1s: 0 out of 688 0%
Number of BUFG/BUFGCTRLs: 4 out of 32 12%
Number used as BUFGs: 4
Number used as BUFGCTRLs: 0
Number of ILOGICE1/ISERDESE1s: 64 out of 600 10%
Number used as ILOGICE1s: 0
Number used as ISERDESE1s: 64
Number of OLOGICE1/OSERDESE1s: 166 out of 600 27%
Number used as OLOGICE1s: 166
Number used as OSERDESE1s: 0
Number of BSCANs: 0 out of 4 0%
Number of BUFHCEs: 0 out of 120 0%
Number of BUFIODQSs: 8 out of 60 13%
Number of BUFRs: 0 out of 30 0%
Number of CAPTUREs: 0 out of 1 0%
Number of DSP48E1s: 0 out of 640 0%
Number of EFUSE_USRs: 0 out of 1 0%
Number of FRAME_ECCs: 0 out of 1 0%
Number of GTXE1s: 0 out of 20 0%
Number of IBUFDS_GTXE1s: 0 out of 10 0%
Number of ICAPs: 0 out of 2 0%
Number of IDELAYCTRLs: 12 out of 15 80%
Number of IODELAYE1s: 236 out of 600 39%
Number of MMCM_ADVs: 1 out of 10 10%
Number of PCIE_2_0s: 0 out of 2 0%
Number of STARTUPs: 1 out of 1 100%
Number of SYSMONs: 0 out of 1 0%
Number of TEMAC_SINGLEs: 0 out of 4 0%

вопрос - как выловить эту защелку???

Сообщение отредактировал GAYVER - Apr 3 2013, 11:08

[GAYVER]

второй день курю логи. в отчете просматривал все поблочно - какие ресурсы выделяются каждому блоку при синтезе. просмотрел код на наличие незакрытых case, when... разумеется всегда есть вариант что что-то где то не заметил )). собственно и зада вопрос в надежде что есть способы автоматизировать данный процесс "выщимления", чтобы исключить возможность ошибки оператора ))

[alexadmin]

второй день курю логи. в отчете просматривал все поблочно - какие ресурсы выделяются каждому блоку при синтезе. просмотрел код на наличие незакрытых case, when... разумеется всегда есть вариант что что-то где то не заметил )). собственно и зада вопрос в надежде что есть способы автоматизировать данный процесс "выщимления", чтобы исключить возможность ошибки оператора ))

Проходите по отчету синтезатора ища "latch". Обычно он выводит предупреждение, какое место кода его создало.

[GAYVER]

Проходите по отчету синтезатора ища "latch". Обычно он выводит предупреждение, какое место кода его создало.

в проекте 4к с хреном триггеров, в отчетах каждый триггер описывается типа "FF/Latch <bl_arreadym2>...."

[alexadmin]

в проекте 4к с хреном триггеров, в отчетах каждый триггер описывается типа "FF/Latch <bl_arreadym2>...."

А, это хилинкс. Тогда не знаю. У альтеры явный варнинг на это есть. Синтезируйте кусками, методом дихотомии, другой идеи нет. В репорте у вас явного сообщения на эту тему нет. GREP гарантирует.

[GAYVER]

А, это хилинкс. Тогда не знаю. У альтеры явный варнинг на это есть. Синтезируйте кусками, методом дихотомии, другой идеи нет. В репорте у вас явного сообщения на эту тему нет. GREP гарантирует.

и кусками уже делал )). защелка появляется при разводке топ-лвл-а...

там приведены названия сигналов, для которых синтезатор делает латчи. Проверьте условие if else, везде ли есть else

после синтеза защелки нет. она появляется на мапе...

[yes]

после синтеза защелки нет. она появляется на мапе...

ну это вряд ли

-----------

совет такой - сгенерите нетлист в текстовом (верилог) виде в post-map simulation

в нем текстовым поиском искать LDPE или LDCE (ну по хорошему посмотреть лайбрари референс для V6 и узнать какие там примитивы для латчей есть)

возможно, что после этого станет понятно, где ошибка в коде