Как провести GCK транзитом через кристалл?, Virtex, Virtex-E, глобальные клочья. Опции

[Штабскапитан Ове...]

Есть плата с несколькими FPGA и CPLD Xilinx. Поставлена задача - сделать такие прошивки для всех чипов, чтобы плату можно было "прозвонить" с разъёма на наличие всех связей и отсутствие замыканий. Задача по большей части уже выполнена, остались "непрозвоненными" только глобалы - клоки, ресеты и пр. на FPGA. Пишу на VHDL (знаком с ним, к сожалению, очень поверхностно). Xilinx ISE позволяет назначать ноги GCK# только на клочья триггеров. Можно, конечно, и так вывернуться, но было бы гораздо удобнее при "прозвонке" наблюдать прохождение сигналов, так сказать, "в реальном времени", без привязки к клочьям - подал на вход, тут же увидел на выходе. Дополнительный генератор клочьев для "прозвонки" городить не кошерно. Подскажите, как выкрутиться из ситуации. Может быть, есть внутри вёртексов некие специальные буфера, на которые можно подключать глобальные пины, чтобы потом вывести транзитом на простые IO-пины? Как до них докопаться, и как они описываются в VHDL?

Сообщение отредактировал Штабскапитан Овечкин - Apr 12 2013, 12:52

[Штабскапитан Ове...]

Душевно благодарю всех за ответы. Вопрос исчерпан.
Всё оказалось, я бы сказал, возмутительно просто. Оказывается, можно прямиком выводить глобальные клоки на выход. ISE только запрещает использовать эти пины без подключения тактового входа триггера. То есть, если просто замутить триггер, прицепить GCK пин ему на такты, то можно к этому GCK параллельно подключать сколько угодно выходов, минуя триггер. Выход триггера даже не обязательно выводить на пины чипа.

Сообщение отредактировал Штабскапитан Овечкин - Apr 14 2013, 18:16