Правильно ли организована jtag-цепочка?, Cyclone III и EPCS Опции

[mirk]

Здравствуйте, коллеги!
Прошу помочь советом!

Принесли новую плату c тремя Cyclone III на ней, а ПЛИСы через разъём jtag не видны. Все напряжения питания в норме. В топологии платы ошибок не обнаружил. На выводах ПЛИС логическая единица. Возник вопрос - может быть, jtag-цепочка организована неправильно? Вот выдержка из принципиальной схемы, сделанной в PCAD:

Попробовал посмотреть на общение ПЛИС и конфигурационного ПЗУ - там тоже не всё чисто. Вот что удалось поймать логическим анализатором:

Сигналы сверху вниз: nCS, DATA0, ASDO, DCLK.

Всё ли сделано схемотехнически правильно? Можно ли сделать выводы о несиправности ПЛИС или ПЗУ? Не хотелось бы потрошить прежде времени многослойную BGAшную плату.

[Stewart Little]

Чем пытаетесь прошивать? Бластер живой?
Что говорит JTAG Debugger?
Уточните номиналы резисторов R63, R64, R65, и значение VCCIO первого банка ввода-вывода.

Я бы еще подтянул сигнал J2 (TDO) к питанию, и, от греха, подальше, отрезал бы VCC от шестого вывода бластерного разъема (там живет совсем не VCC).