Правильно ли организована jtag-цепочка?, Cyclone III и EPCS Опции

[mirk]

Здравствуйте, коллеги!
Прошу помочь советом!

Принесли новую плату c тремя Cyclone III на ней, а ПЛИСы через разъём jtag не видны. Все напряжения питания в норме. В топологии платы ошибок не обнаружил. На выводах ПЛИС логическая единица. Возник вопрос - может быть, jtag-цепочка организована неправильно? Вот выдержка из принципиальной схемы, сделанной в PCAD:

Попробовал посмотреть на общение ПЛИС и конфигурационного ПЗУ - там тоже не всё чисто. Вот что удалось поймать логическим анализатором:

Сигналы сверху вниз: nCS, DATA0, ASDO, DCLK.

Всё ли сделано схемотехнически правильно? Можно ли сделать выводы о несиправности ПЛИС или ПЗУ? Не хотелось бы потрошить прежде времени многослойную BGAшную плату.

[mirk]

Прошиваю Terasic USB бластером, он точно живой и успешно шьёт другие платы.
JTAG debugger говорит, что ничего не видит. Я ему не стал достаточно внимания уделять, поскольку бластер исправен, а на TDO у первой ПЛИС в цепочке уже тишина.
VCCIO первого банка 3,3В, резисторы R63, R64, R65 по 10 кОм(по памяти).

[Stewart Little]

Вот еще что мне не нравится:
- у Вас MSEL'ы подключены к 3,3В, а должны подключаться к VCCA (которое 2,5В);
- состояние Ваших MSEL'ов соответствует режиму Fast AS при VCCio первого банка 3,0/2,5В (а Вы пишете, что у Вас 3,3В).

Еще вопрос - несколько быстро у Вас нарастает напряжение питания?