Правильно ли организована jtag-цепочка?, Cyclone III и EPCS Опции

[mirk]

Здравствуйте, коллеги!
Прошу помочь советом!

Принесли новую плату c тремя Cyclone III на ней, а ПЛИСы через разъём jtag не видны. Все напряжения питания в норме. В топологии платы ошибок не обнаружил. На выводах ПЛИС логическая единица. Возник вопрос - может быть, jtag-цепочка организована неправильно? Вот выдержка из принципиальной схемы, сделанной в PCAD:

Попробовал посмотреть на общение ПЛИС и конфигурационного ПЗУ - там тоже не всё чисто. Вот что удалось поймать логическим анализатором:

Сигналы сверху вниз: nCS, DATA0, ASDO, DCLK.

Всё ли сделано схемотехнически правильно? Можно ли сделать выводы о несиправности ПЛИС или ПЗУ? Не хотелось бы потрошить прежде времени многослойную BGAшную плату.

[mirk]

А почему у Вас на плате подключен 6-й вывод разъема к источнику +3,3В?
Если верить докам - то в JTAG он не подключается вообще
[attachment=76496:blaster.JPG]

Вот еще что мне не нравится:
- у Вас MSEL'ы подключены к 3,3В, а должны подключаться к VCCA (которое 2,5В);

Посмотрел даташиты, так и есть. Меня смущает, что предыдущая плата с одной ПЛИС с такими же ошибками работает.

- состояние Ваших MSEL'ов соответствует режиму Fast AS при VCCio первого банка 3,0/2,5В (а Вы пишете, что у Вас 3,3В).

Тут тоже ошиблись, но я думаю, что бластер поймает единицу уровнем 2,5В. Хотя плисина вообще ему ничего не говорит.

Еще вопрос - несколько быстро у Вас нарастает напряжение питания?

Поймал осциллографом такую картину. За 250мс где-то.