реклама на сайте
подробности

 
 
> Равная задержка сигнала в линии с пассивным элементом, Как сделать?
BlackOps
сообщение May 6 2013, 04:58
Сообщение #1


Знающий
****

Группа: Свой
Сообщений: 618
Регистрация: 7-06-08
Из: USSR
Пользователь №: 38 121




читаю мануал, и вроде чтобы это сделать надо свойство CDS_XNET_NAME какого либо сигнала выставить как SELECT, но я не вижу пока где именно это свойство вытащить и выставить так?

п.с. мне это нужно для того чтобы выставить равную задержку на обе линии внутри каждой из которых серийно включен ресистор например. (или есть метод более удобный это сделать?)


--------------------
Нажми на кнопку - получишь результат, и твоя мечта осуществится
Go to the top of the page
 
+Quote Post
 
Start new topic
Ответов
BlackOps
сообщение May 6 2013, 17:25
Сообщение #2


Знающий
****

Группа: Свой
Сообщений: 618
Регистрация: 7-06-08
Из: USSR
Пользователь №: 38 121



GXL и пробовал до того, PCB SI тоже.



--------------------
Нажми на кнопку - получишь результат, и твоя мечта осуществится
Go to the top of the page
 
+Quote Post



Reply to this topicStart new topic
1 чел. читают эту тему (гостей: 1, скрытых пользователей: 0)
Пользователей: 0

 


RSS Текстовая версия Сейчас: 31st July 2025 - 21:01
Рейтинг@Mail.ru


Страница сгенерированна за 0.01372 секунд с 7
ELECTRONIX ©2004-2016