DDR3 DRAM: вступая на дорогу, DDR3, Virtex5, помогите определиться Опции

[Intekus]

Помогите определиться с ОЗУ для нового изделия.
Как основной вариант, рассматриваем DDR. Привлекает возможность обойтись единственным корпусом. Устраивает как по объёму - они есть до 1 ГБайт (http://www.samsung.com/global/business/sem...40&iaId=691), у того же Samsung, так и по пропускной способности - тоже обеспечивается с должным запасом. А единственный корпус => экономия ног ПЛИС. Правда, большие объёмы - только DDR3.

Но.
Раньше с DDR DRAM из коллектива никто не работал. С одной стороны, от одного опытного ПЛИС-разработчика слышал "в первый раз? Готовьтесь, что будет 3-4 переразводки и перевыпуска ПП, прежде чем заработает". С другой стороны, от коллег из дружественной организации : "С DDR2 работаем давно, проблем не возникало, всё заработало с первого раза".

Как я уже понял, первая сложность - разводка ПП (вторая - контроллер). Намного ли сложнее в этом плане DDR3, чем DDR2?

А возможно ли использовать DDR3 DRAM на пониженной частоте?
Судя по форумам для ПК - это рядовое явление. В то же время Samsung в своих даташитах (http://www.samsung.com/global/business/sem...35v_rev10-0.pdf) пишет о совместимости вниз только до DDR-1066. А у нас даже теоретический максимум DDR-800 - больше не вытянет выбранный V5 - http://www.xilinx.com/products/technology/...acing/index.htm (платформу считаем уже практически фиксированной). А, на случай кривой разводки, можно будет ещё сильнее снизить тактовую - до 333 МГц, или даже до 100 МГц (по словам алгоритмистов, можно поднапрячься и сократить требуемую пропускную способность)?
Как запасной вариант пока рассматриваем SDRAM (впрочем, и это шаг вперёд - до того была исключительно статика) - но там меньшие объёмы, потребуется много корпусов, и соответственно, ног.

Если остановиться на DDR, то какие документы в первую очередь подкинуть трассировщику? Искать рекомендации по разводке DDR3 на сайте Xilinx или где-то ещё? Видел, что SODIMM-модуль было бы развести проще - но такое решение было отброшено по соображениям компактности.
Технологически - платы будут заказыватся на стороне (у фирмы, до того без проблем нам изготовившей нам 8-слойку). С чужих слов (могу что-то попутать) - они предоставляют услуги коррекции фрагментов платы - переразведут кусок сами - для выдерживания заданных волновых сопротивлений и, возможно, каких-то ещё параметров указанных линий. Подозреваю, что это делается после изготовления и измерений некого первого тестового образца, хотя могу и ошибаться.

Второй вопрос - по температурным диапазонам. У Micron с этим было прекрасно - всё описано в дополнительных индексах. А у Samsung в некоторых доках прописано про "C" и "I" - но на e-find все найденные предложения Samsung были без индексов. Вероятно, станем уточнять у поставщиков - но если кто подскажет - благодарю.

На форуме пока бегло просмотрел http://electronix.ru/forum/index.php?showtopic=94062&hl= , http://electronix.ru/forum/index.php?showtopic=94403&hl= и http://electronix.ru/forum/index.php?showtopic=94926&hl=, в ближайшее время покопаю ещё.

[okela]

Если у меня не склероз и ничего не путаю - то в даташите на DDR3 и еже с ними бывает указание минимальной тактовой частоты. от неё и пляшите.

В указанном даташите в п.13.3.1 Speed Bin Table Notes в пп. 5-7 написано, что чипы DDR3-1066..-1600 поддерживают работу на более низких частотах, т.е. в том числе DDR800.
В таблицах 43-46 указан максимальный tCK = 3.3 ns, т.е. минимальная частота для DDR3-800..-1600 равна примерно 303 МГц.

Тоже есть необходимость прикрутить DDR-память к устройству и тоже впервые. Решил остановитья на DDR3 и такж терзают некоторые сомнения насчет "взлететь со всей этой фигней" . Вот что, кстати пишут в FAQe не сайте Микрона про работу на скоростях менее 300 Мгц:

Can I run Micron’s DDR3 memory at clock speeds slower than 300 MHz?

Yes. Micron supports the optional feature to disable the DLL. This feature allows the DRAM to operate at frequencies slower than 125 MHz. A minimum clock rate is not specified, but the timing still must satisfy the refresh interval (tREFI). When operating in DLL disable mode, special conditions apply: - no support of on-die termination (ODT); ODT must be disabled or turned off - both CL and CWL must be equal to 6 - data out is no longer edge-aligned to the clock and read latency will be AL + CL - 1 tCK

http://www.micron.com/products/dram/ddr3-sdram#fullPart&

Для DDR3 придётся ставить активное согласование сопротивлений с токами под 3А, соответствующими катушками и размерами на плате не менее самой DDR3.

Нижняя частота ограничивается IP ядром ПЛИС, верхняя - даташитом памяти.

А можно, плиз, подробнее про согласование сопротивлений, про катушки и пр. ?