Цитата(fractcon @ Jun 12 2013, 12:01)
У Вас выводы ВС соединены попарно и все вместе. То есть если придет адрес то ответят сразу все пары одновременно.
Поэтому нужен дешифратор 2 входа I0,I1, 4 выхода Q0,Q1,Q2,Q3.
2 входа будут адресами A12, A13
4 выхода пойдут на выводы ВС. Каждая пара RAM соединена по ВС вместе и сюда же подключается один из выходов дешифратора.
На первую пару пойдет Q0, на вторую Q1 и так далее.
Кроме того в каждый чип надо добавить два вывода RD и WR.
Все выводы всех микросхем RD соединяются вместе и идут как общий вывод RD то есть чтения.
Все выводы всех микросхем WR соединяются вместе и идут как общий вывод WR то есть записи.
Спасибо, сейчас попробую нарисовать
Цитата(Ruslan1 @ Jun 12 2013, 12:23)
А преподаватель ничего не сказал про собственно манеру изображения?
1. полукруги не применяют уже много десятков лет. Нужны сильные аргументы чтобы идти на такое отступление от нормы.
2. Адреса, данные, сигналы управления принято сводить в шину и изображать на схемах шиной (например, шина адреса, шина данных, шина сигналов управления. Это упрощает чтение схемы, ускоряет процесс рисования и уменьшает вероятность ошибок при рисовании.
Ничего против не сказал. Насчет шины, учту. Спасибо
Цитата(fractcon @ Jun 12 2013, 12:01)
Поэтому нужен дешифратор 2 входа I0,I1, 4 выхода Q0,Q1,Q2,Q3.
Значит можно с одним дешифратором сделать?
Модуль Озу Ёмкостью 16К *8
Jun 12 2013, 07:38
